TI论坛

杨洋

7年用户 272经验值

私信关注

[问答]

请问这3个mcbsp的clkr或者clkx的时钟是从哪里来的？

你好，感谢你能查看我的问题贴！
我在使用mcbsp时遇到了疑惑，硬件电路的连接是：5509a的CLKR0与MCBSP1.CLKR1、MCBSP1.CLKX1、MCBSP2.CLKR2、MCBSP2.CLKX2连接，即mcbsp1和mcbsp2的clkr，clkx是由mcbsp0的clkr提供（其他的DX,DR,FSR,FSX都接在FPGA上），这样连接在手册上SRGR寄存器那里已经说明“可以选择外部的时钟源CLKS,CLKR,CLKX”，那么我的问题来了：按照手册的意思，3个mcbsp的clkr接口都可以为其余两个mcbsp作为外部时钟源提供时钟，那么这3个mcbsp的clkr或者clkx的时钟是从哪里来的？
期待您的回复！

回帖（8）

余少虹

2019-10-23 09:48:57

这个不冲突啊，每个MCBSP独立的，都有自己的一套寄存器可以配置。

举报

杨洋

2019-10-23 09:59:24

引用: vuywsdfwf 发表于 2019-10-23 14:46
这个不冲突啊，每个MCBSP独立的，都有自己的一套寄存器可以配置。

感谢您的回复！
我好像进入死胡同了想不通，比如MCBSP0的CLKR是哪里来的呢？是由哪个时钟分频来的呢？是不是应该有类似时钟树的结构来说明从晶振时钟输入开始，一级一级的往下走

举报

余少虹

2019-10-23 10:11:25

引用: dfgdaf 发表于 2019-10-23 14:57
感谢您的回复！
我好像进入死胡同了想不通，比如MCBSP0的CLKR是哪里来的呢？是由哪个时钟分频来的呢？是不是应该有类似时钟树的结构来说明从晶振时钟输入开始，一级一级的往下走

McBSP0 CLKR是由MCBSP0的Sample rate generator产生。

举报

杨洋

2019-10-23 10:18:22

请问在使用有源晶振时，晶振的CLKOUT直接接到DSP的X2/CLKIN脚，DSP的X1脚悬空，这样是可以的吧

举报

更多回帖

8

相关帖子

McBSP 寄存器

×

20

完善资料，
赚取积分