FPGA 学习小组
直播中

张彪其

7年用户 169经验值
私信 关注

基于FPGA与VHDL的微型打印机该怎么设计?

FPGA即现场可编程逻辑阵列。是在CPLD的基础上发展起来的新型高性能可编程逻辑器件。FPGA的集成度很高,其器件密度从数万门到数千万门不等,可以完成极其复杂的时序与组合逻辑电路功能,适用于高速、高密度的高端数字逻辑电路设计领域。

回帖(2)

王颖

2019-10-12 15:44:22
新一代的FPGA甚至集成了中央处理器(CPU)或数字处理器(DSP)内核,在一片FPGA上进行软硬件协同设计,为实现片上可编程系统(SOPC)提供了强大的硬件支持。对微型打印机的驱动,传统方法是使用单片机是实现对其的时序控制。随着FPGA在各领域的普及使用,以及对微型打印机的需要,因此要实现FPGA对微型打印机的时序控制。
当前各ASIC芯片制造商都相继开发了用于各自目的的HDL语言,但是大多数都为标准化和通用化。惟一被公认的是美国国防部开发的VHDL语言,它已成为IEEESTD_1076标准。另外从近期HDL语言发展的动态来看,许多公司研制的硬件电路设计工具业都逐渐向VHDL语言靠拢,使得他们的硬件电路设计工具也能支持VHDL语言。
VHDL语言可以支持自上而下和基于库的设计方法,而且还支持FPGA的设计。
1微型打印机简介
RDDH型微型打印机采用热敏加热点阵打印方式,是一款体积小,打印速度快的打印输出设备。该型打印机可采用标准并行接口,RS232串行接口,TTL电平串口,485接口,USB接口,打印速度达到50m/s,分辨率为8点/mm,384点/行,打印纸张采用57mm热敏纸。可打印国标一、二级汉字库中全部汉字和西文字、图标共8178个。微型打印机并行接口与CENTRONICS标准接口兼容,可直接由微机并口或单片机控制。其26线双排插座引脚序号如图1所示。此26个并口各引脚信号定义如表1所示。


图1双排插座引脚序号

表1微型打印机26并口各引脚定义

对打印机的驱动主要是对其工作时序进行正确的控制,RDDH型并行接口定时图如图2所示。

图2并行接口定时图
举报

茹然

2019-10-12 15:44:26
2总体系统设计
使用Altera公司的Cyclon?系列的FPGA芯片EP3C25Q240C8N实现对RDDH型微型打印机的硬件电路控制,使用Quartus开发工具,通过VHDL语言实现对微型打印机的软件功能实现。
2.1硬件电路设计
如图3所示为打印机与FPGA的连接示意图。
DATA1~DATA8表示打印机的8个数据位,他们的逻辑“1”表示高电平,逻辑“0”表示低电平;STB为数据选通触发脉冲,下降沿时读入数据;ACK为回答脉冲,低电平表示数据已被接受;BUSY为高电平时表示打印机正忙,此时不接收数据。
由于ACK和BUSY输出的是5V的TTL电平,而FPGA的I/O口标准为3.3VLVCMOS电平,因此这两个信号作为FPGA的输入信号时,要进行分压,保证电路正常运行。

图3FPGA与打印机连接示意图
2.2软件设计
软件平台采用Altera公司的FPGA开发平台Quartus。
Quartus提供了一种与器件结构无关的设计环境,设计者不需要精通器件的内部结构,只需要运用自己熟悉的输入工具(如原理图输入或数字电路描述语言输入)进行设计,利用Quartus可以将这些设计转换为最终结构所需要的格式。有关结构的详细知识已写入开发工具软件,设计人员无需手工优化自己的设计。软件的开发流程如图4所示。

图4软件开发流程图
使用VHDL硬件描述语言来进行软件设计。
对微型打印机的驱动主要是对其工作时序进行正确的控制,利用VHDL常见的状态机来实现对打印机的工作时序的控制,根据时序图1所示的时序,状态机使用4个状态,状态转换图如图5所示。
初始状态STATE0时,数据选通触发脉冲信号STB置“1”(高电平),检测打印机是否正忙,如果打印机为空闲状态(busy=“0”),转入下一状态STATE1,否则(busy=“1”)继续执行STATE0;在状态STATE1,将数据写入打印机,直接转入下一状态;在状态STATE2,将数据选通触发脉冲信号STB置“0”,打印机读数据,转入下一状态;在状态STATE3,检测数据是否已经被接受,若数据已被接受(ACK=“0”),打印机转入初始状态STATE0,等待接受新数据,若数据未被接受(ACK=“1”),继续执行STATE3直到数据被接受。

图5状态转换图
3结语
使用FPGA与VHDL硬件描述语言设计的微型打印机驱动,通过系统调试能够完成对打印机的时序控制,目前已经在某型测试仪中正常使用。该设计系统控制简单,抗干扰性强,可靠性高,移植性较好,能够用于任何使用FPGA芯片的系统中,具有一定的应用前景。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分