@wentao
PS EMIO和PL之间的连接细节在块设计(Vivado)中配置,存储区位置或LOC约束在XDC中定义。
这些配置以hdf的形式导出,hdf在SDK中用于应用程序创建或调试。
因此,应在Vivado设计中定义EMIO和PL LOC到bank的选择。
FSBL保持PS配置。
一旦在硬件设计中定义了配置,就可以使用设备树和内核配置来让内核了解您的设计和外设配置。
希望这可以帮助。
问候,Achutha
--------------------------------------------------
-------------------------------------------请注意 - 请标记答案
如果提供的信息有用,请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------
--------------------------------------------------
--------------
在原帖中查看解决方案
@wentao
PS EMIO和PL之间的连接细节在块设计(Vivado)中配置,存储区位置或LOC约束在XDC中定义。
这些配置以hdf的形式导出,hdf在SDK中用于应用程序创建或调试。
因此,应在Vivado设计中定义EMIO和PL LOC到bank的选择。
FSBL保持PS配置。
一旦在硬件设计中定义了配置,就可以使用设备树和内核配置来让内核了解您的设计和外设配置。
希望这可以帮助。
问候,Achutha
--------------------------------------------------
-------------------------------------------请注意 - 请标记答案
如果提供的信息有用,请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------
--------------------------------------------------
--------------
在原帖中查看解决方案
举报