Cypress技术论坛
直播中

周勇

8年用户 186经验值
私信 关注
[问答]

pga块顺序不对该怎么办?

你好,
我想我在PSoC创建者3.3发现了一个bug,
我正在尝试制作一个多驻极体麦克风系统(4),我需要制作一个X16PGA,接着是第二个X16PGA,我只从第一个PGA获得增益。
我没有得到与麦克风一致的价值,所以我用VDAC8注入了一个信号。在我的经验中,我将一个VDAC8AR2值设为:2304 mV 90十六进制,并在2427到2496之间的ADCXSARY1值中接收(在串口端口中)。
然后在VDAC8Y2中进行改变,以增加1位(16MV/bit)220MV 91HEX,并在2620和2693之间的AdcSARY1值中接收,或者增加200。
如果我们200 / 16MV=12.5增益,
这一结果表明,只有运算放大器的第一级放大信号,第二级没有做任何事情,但是信号正通过它。2个PGA的配置有X16和X16增益。
我不确定,但我认为这是一个错误在PSoC创建者3.3,我没有实验与其他版本。
我附上这个项目。
谢谢您,
最好的问候,乔安诺卡瓦略
AcAdCdPrime0.22.Cyrkk.CaseVo.01.Zip
664.4 K

回帖(4)

姜钰

2019-10-9 11:25:17
等等,你给一个PGA链提供2.3V输入信号,增益为256?这可能不正确。甚至只有16MV的输入信号在PGA链的末尾处达到4.096V,接近模拟输入范围。
举报

周勇

2019-10-9 11:30:49
你好,Hli,
是的,我是这样做的,但是PGA的电压基准是5V轨中的VDD/2,这使得增益只在没有偏移的情况下变化。我需要更高的增益,因为麦克风小输入信号。
最好的问候,乔安诺卡瓦略
举报

姜钰

2019-10-9 11:43:27
嗯,即使Vref在5V/2=2.5V的PGA上,PGA的输入为2500—2304=196MV。放大256,你将有大约50V。我认为你只是饱和PGA输出,因为你的输入信号摆动不够接近VDDA / 2。
也许你应该把VREF路由到一个PIN,把它放在那里,并把它用在你的电路上。记住,你的输入信号摆动不能大于9MV!(5V/256/2)
举报

周勇

2019-10-9 11:53:15
谢谢你,Hli,
我已经看到了来自CyPress的App Note AN2214,它们使用了与您描述的相同的方法,驻极体胶囊的摆动非常小,甚至在-44 dB的灵敏度。在14厘米的范围内,没有放大,我看到一个4MV振幅安静的50厘米。另一件事,我注意到,059套有VCC的噪音尖峰的顺序OD- 8MV低于我的VDD / 2,在APP注意,他们处理这个噪音通过分裂负荷电阻器,并使用一个电容器做低通滤波器的负载。
我直接在PSoC 5中放大4个驻极体MIC胶囊,然后在PSoC内部做一些DSP算法,但也许更好的解决方案是使用专用的和独立的MIC放大器芯片,每个通道只用de PSoC来进行每个通道的采样和处理。
最好的问候,乔安诺卡瓦略
举报

更多回帖

发帖
×
20
完善资料,
赚取积分