RF内置自检测试技术
内置自检测试技术在数字电路的设计和测试中已经使用很多年了，但是在RF电路中应用还是初期。BIST测试的目的是去发现晶体管级的缺陷，一个传统上不为RF测试工程师注意的更细的级别。
最近，在RF芯片上实现BIST的研究已经出现。图1显示了现代零中, 频(ZIF)无线收发器的架构图。整合出现在所有的功能模块，除了功率放大器，双王器和天线，要么是在同一个硅片上或在同一个封装里 ,在这个例子中，BIST在基带上的实现是通过模数和数模转换器之间的回环测试来实现的，传统上，在RF BIST实现之前，BIST技术是首先在基带部分实现的。最后，为了执行RF BIST，基带的DSP用激励信号发给射链路，然后通过测试放大器(TA)和接收链路回到基带信号处理器来进行分析。测试放大器在芯片的正常工作时是关机的，而且，必须考虑到测试放大器损坏带来的影响，在这样的情况下，必须做出决定是丢弃整个DUT，还是选择替代的测试方法重新测试。
典型的测试信号是由基带信号发生器产生伪随机序列。典型的BIST算法是产生比特序列，把它进行变换以后送给发射链路，然后通过测试放大器(TA)送到接收链路，再变换后送回到基带处理器，最后得到比特误码率(BER)。这种方法的一个缺点是诊断问题能力比较低。例如，导致BER比较差的原因可能有：发送链路和接收链路的增益不够；某个放大器的非线性失真；某个RF或混合信号内核的噪声系数不好。
测试系统的架构
随着把RF部分整合到已经具有高速数字电路和混合信号电路的芯片中，单一信号方案的测试系统不再能够测试这样的芯片。在市场上，有众多具有不同功能的测试系统，另外，市场的需求也将使得测试机台整合度提高，这会使得只有RF测试功能的机台消失。在自动测试领域，同时具有模拟、数字和RF测试能力的测试机台已经出现了，就像芯片整合的演化过程一样。如图2所示的测试系统，就是为了迎接市场对测试能力覆盖广的需求而出现的，它具有足够的灵活性以适应不同的市场需求。
结论
芯片的结构和测试成本下降的要求正在改变着测试的方法。在本文中已重点讨论了六大现今主要方面的变化。
随着技术能力的提高和市场的需求，把RF整合到SOC(或SIP)中已经成为一个标准，与模拟、高速电路和数字内核的整合一样，RF的整合使得需要利用RFBIST的优势去进一步减少测试成本。
在硬件层次上，RF可测性设计(DFT)变得有价值并且测试现代SOC芯片的ATE设备是那些可以处理多技术(如RF，混合信号，基带信号，内存和电源管理)，并且具有最大和最优并行测试能力的测试系统。
RF内置自检测试技术
内置自检测试技术在数字电路的设计和测试中已经使用很多年了，但是在RF电路中应用还是初期。BIST测试的目的是去发现晶体管级的缺陷，一个传统上不为RF测试工程师注意的更细的级别。
最近，在RF芯片上实现BIST的研究已经出现。图1显示了现代零中, 频(ZIF)无线收发器的架构图。整合出现在所有的功能模块，除了功率放大器，双王器和天线，要么是在同一个硅片上或在同一个封装里 ,在这个例子中，BIST在基带上的实现是通过模数和数模转换器之间的回环测试来实现的，传统上，在RF BIST实现之前，BIST技术是首先在基带部分实现的。最后，为了执行RF BIST，基带的DSP用激励信号发给射链路，然后通过测试放大器(TA)和接收链路回到基带信号处理器来进行分析。测试放大器在芯片的正常工作时是关机的，而且，必须考虑到测试放大器损坏带来的影响，在这样的情况下，必须做出决定是丢弃整个DUT，还是选择替代的测试方法重新测试。
典型的测试信号是由基带信号发生器产生伪随机序列。典型的BIST算法是产生比特序列，把它进行变换以后送给发射链路，然后通过测试放大器(TA)送到接收链路，再变换后送回到基带处理器，最后得到比特误码率(BER)。这种方法的一个缺点是诊断问题能力比较低。例如，导致BER比较差的原因可能有：发送链路和接收链路的增益不够；某个放大器的非线性失真；某个RF或混合信号内核的噪声系数不好。
测试系统的架构
随着把RF部分整合到已经具有高速数字电路和混合信号电路的芯片中，单一信号方案的测试系统不再能够测试这样的芯片。在市场上，有众多具有不同功能的测试系统，另外，市场的需求也将使得测试机台整合度提高，这会使得只有RF测试功能的机台消失。在自动测试领域，同时具有模拟、数字和RF测试能力的测试机台已经出现了，就像芯片整合的演化过程一样。如图2所示的测试系统，就是为了迎接市场对测试能力覆盖广的需求而出现的，它具有足够的灵活性以适应不同的市场需求。
结论
芯片的结构和测试成本下降的要求正在改变着测试的方法。在本文中已重点讨论了六大现今主要方面的变化。
随着技术能力的提高和市场的需求，把RF整合到SOC(或SIP)中已经成为一个标准，与模拟、高速电路和数字内核的整合一样，RF的整合使得需要利用RFBIST的优势去进一步减少测试成本。
在硬件层次上，RF可测性设计(DFT)变得有价值并且测试现代SOC芯片的ATE设备是那些可以处理多技术(如RF，混合信号，基带信号，内存和电源管理)，并且具有最大和最优并行测试能力的测试系统。
举报
