5 结语
本文采用FPGA与频率综合器ADF4111相结合的方法进行了数字锁相式频率源的设计,在FPGA内用AHDL硬件描述语言编写频率综合器需要的频率控制字程序,产生范围为70~90 MHz的高精度频率,频率的步进采用按键控制的方法,步进的间隔为1 MHz,并通过数码显示管将锁定后的频率值显示出来。完成了PCB板制作,进行了硬件和软件调试。通过ADF4111的复用输出管脚(Muxout)看到PLL成功锁定设置的频率上,并用频谱仪测量了产生的频率,输出频率稳定,精度高,功率符合设计指标要求。实现了PLL输出频率的步进,间隔为1 MHz。并在数码管上将锁定后的频率值显示出来。
在该系统中,由于ADF4111的控制字寄存器的控制字是通过FPGA写入的。所以可以通过软件设计的方法,改变写入的控制字来实现不同频率的本振信号输出,使锁相环具有低相位噪声,低杂散度。快速锁定的特点,电路简单,易于调试。采用这种方法能可根据实际工程需要改变输出信号的频率。步进间隔以及功率,使该类型电路设计能广泛应用于无线通信设备中,为设备的中频和射频电路提供高质量的本振。
5 结语
本文采用FPGA与频率综合器ADF4111相结合的方法进行了数字锁相式频率源的设计,在FPGA内用AHDL硬件描述语言编写频率综合器需要的频率控制字程序,产生范围为70~90 MHz的高精度频率,频率的步进采用按键控制的方法,步进的间隔为1 MHz,并通过数码显示管将锁定后的频率值显示出来。完成了PCB板制作,进行了硬件和软件调试。通过ADF4111的复用输出管脚(Muxout)看到PLL成功锁定设置的频率上,并用频谱仪测量了产生的频率,输出频率稳定,精度高,功率符合设计指标要求。实现了PLL输出频率的步进,间隔为1 MHz。并在数码管上将锁定后的频率值显示出来。
在该系统中,由于ADF4111的控制字寄存器的控制字是通过FPGA写入的。所以可以通过软件设计的方法,改变写入的控制字来实现不同频率的本振信号输出,使锁相环具有低相位噪声,低杂散度。快速锁定的特点,电路简单,易于调试。采用这种方法能可根据实际工程需要改变输出信号的频率。步进间隔以及功率,使该类型电路设计能广泛应用于无线通信设备中,为设备的中频和射频电路提供高质量的本振。
举报