PSoC 3多e702创造者错误

你能给我们看一下违规的线路，甚至是你的整个项目，以便我们都能看看吗？为此，使用
创建者-gt；文件& gt；创建工作区束（最小），然后附加生成的存档。（不要使用Chrome，不附加文件）
鲍勃



     以下为原文
  Can you show us the offending line or even post your complete project so that we all can have a look at? To do so, use
    Creator -> File -> Create Workspace Bundle (minimal) and then attach the resulting archive. (do NOT use chrome, will not attach a file)
     
    Bob

附加文件
设计01.CyWrk.Access 018.Zip
40 K



     以下为原文
  Attached file

•   Design01.cywrk.Archive018.zip 40.0 K  
  
  

哎哟！大概有点太多，只有大约230个信号，只有24个UDB。这是PSoC而不是FPGA。
另外一个错误是将一个引脚连接到一个8位总线，这将无法工作。
因此，独立于错误702的含义是什么，你的设计将不适合。
鲍勃



     以下为原文
  ooops! Probably a bit too much having about 230 signals with only 24 UDBs. This is a PSoC and not an FPGA.
    An additional error you made is to connect one pin to an 8-bit bus which will not work.
    So independent of what the meaning of the error 702 is, your design will not fit.
     
    Bob

你好，
谢谢你的时间。
实际上，我不希望所有这些引脚连接到输出。请告诉我
1。如何将USB的值传递给我创建的组件？
谢谢



     以下为原文
  Hi,
     
    Thanks for your time.
    actually i dont want all those pins to be connected to output. pls tell me
    1. how can i pass values from USB to component i created?
     
    thanks