三种频率合成方法

利用通过从单一参考标准得到的频率的加、减、乘、除来产生频率的方法称为“频率合成技术”，所产生的每一频率的精度均等于参考标准的精度，并用百分数表示。频率合成方法通常有三种：间接合成、直接合成和直接数字合成（DDS）。

间接合成

1、频率控制
锁相环（PPL）常用来提高频率稳定度并使微波信号源的相位噪声达到最佳。通过锁相到一个稳定的参考源-------通常是在较低频率上的温度控制晶体振荡器（TCXO），可以将后者的长期稳定度转移到微波振荡器上。
●利用谐波混频器的锁相环

上图中，10GHz输出信号的一部分连接到由100MHz TCXO激励的谐波混频器或取样器。100MHz TCXO的第100次谐波与输出信号混频，在混频器的中频（IF）端口产生与两个输入信号之间的相位差成正比的直流电压，这个电压经低通滤波再馈至积分放大器，然后再去驱动使环路闭合的调谐变容二极管。
对于这种方法进行两类观察：首先，信号源只能提供为TCXO频率的精确倍数的输出频率，即频率分辨率等于参考频率；其次，信号源的相位噪声等于参考源的相位噪声乘以在环路带宽内的输出频率与参考频率之比的平方。

张玉珍

2019-6-19 17:12:41

●利用分频器的锁相环

上图中，输出频率被向下分频到参考频率并加到鉴相器上，其效果在步长和输出端的噪声方面与利用谐波混频器的锁相环中的电路相似（忽略来自分频器的任何可能的过量噪声贡献），但检相这时是在较低频率上完成。
因此，存在着减小步长（参考频率）与最低相位噪声（要求高的参考频率）之间的折衷，克服这个限制通常采用多环路结构。其中，精细频率分辨率是由工作在中频的另一个压控振荡器（VCO）实现的。
●用来获得精细频率控制的多环路结构

由于输出频率被向下变换到中频，故频率分辨率得到了保证。输入频率压控振荡器的总频率范围必须大到足以填充取样取样驱动器特定谐波之间的范围。由于通常都希望将输入频率范围限制到远低于取样驱动频率，故取样驱动频率也可以改变，只不过仅仅针对此处所要求的相当少量的离散频率而已。
●具有分数n的锁相环

此方法能够产生小步长而不存在采用大分频比方案中所固有的噪声性能下降。第一分频器是“双比率分频器”，这意味着分频比可以在两个相邻的整数p和p+1之间通过控制线不断改变。因此，分频比对M个周期可能是p+1，而对N-M个周期则是p。此后，每隔N个周期重复这一过程。结果是输出频率可以参考频率的分数的恒定不变倍数改变，因此称之为“n分频技术”。
双比率分频器从p+1处开始并以这个值继续下去，直到在频率控制单元数出M个脉冲（即来自压控振荡器的M（p+1）个周期之后）。然后，控制单元将分频数改变到p，来自压控振荡器的（N-M）p个更多的周期之后，重复这一过程，最终形成p与p+1之间的分数形式分频数（等于p+M/N）。虽然这个方法解决了迫使参考频率下降到足够低的值，用以提供所需的步长而没有过度的相位噪声恶化问题，但却在等于频率分辨率整倍数的偏移频率处的主输出信号周围引入寄生信号。这种情况可以通过适当选择环路带宽以及采用相位误差校正线路进行控制。

●利用分频器的锁相环

上图中，输出频率被向下分频到参考频率并加到鉴相器上，其效果在步长和输出端的噪声方面与利用谐波混频器的锁相环中的电路相似（忽略来自分频器的任何可能的过量噪声贡献），但检相这时是在较低频率上完成。
因此，存在着减小步长（参考频率）与最低相位噪声（要求高的参考频率）之间的折衷，克服这个限制通常采用多环路结构。其中，精细频率分辨率是由工作在中频的另一个压控振荡器（VCO）实现的。
●用来获得精细频率控制的多环路结构

由于输出频率被向下变换到中频，故频率分辨率得到了保证。输入频率压控振荡器的总频率范围必须大到足以填充取样取样驱动器特定谐波之间的范围。由于通常都希望将输入频率范围限制到远低于取样驱动频率，故取样驱动频率也可以改变，只不过仅仅针对此处所要求的相当少量的离散频率而已。
●具有分数n的锁相环

此方法能够产生小步长而不存在采用大分频比方案中所固有的噪声性能下降。第一分频器是“双比率分频器”，这意味着分频比可以在两个相邻的整数p和p+1之间通过控制线不断改变。因此，分频比对M个周期可能是p+1，而对N-M个周期则是p。此后，每隔N个周期重复这一过程。结果是输出频率可以参考频率的分数的恒定不变倍数改变，因此称之为“n分频技术”。
双比率分频器从p+1处开始并以这个值继续下去，直到在频率控制单元数出M个脉冲（即来自压控振荡器的M（p+1）个周期之后）。然后，控制单元将分频数改变到p，来自压控振荡器的（N-M）p个更多的周期之后，重复这一过程，最终形成p与p+1之间的分数形式分频数（等于p+M/N）。虽然这个方法解决了迫使参考频率下降到足够低的值，用以提供所需的步长而没有过度的相位噪声恶化问题，但却在等于频率分辨率整倍数的偏移频率处的主输出信号周围引入寄生信号。这种情况可以通过适当选择环路带宽以及采用相位误差校正线路进行控制。

庞晓瑜

2019-6-19 17:13:16

2、间接合成技术
“间接合成”一词通常应用于将输出频率的样本与从参考标准得到的频率作比较并反馈以形成锁相环的方法。输出频率样本可以以频率相除或相乘的方式进行转换，以便同从参考标准得到的适宜参考频率（利用类似方法）进行比较（通常在鉴相器中完成）。合成器可能包含若干个独立的锁相环或合成器。

直接合成

常称为“直接合成”的一组方法涉及由一个公共参考同时产生多个频率，然后对多个频率进行选择并集合成不同的组合，在输出端形成所需的频率。

上图是利用混频器、倍频器、滤波器和开关以1MHz增量产生1～9MHz和1～99MHz范围信号的“非常粗糙”的直接合成器例子。
通过这个实例，直接合成法的一些有缺点便一目了然。由于能同时接入所产生的频率而无需等待环路锁定，所以直接合成法本身就具有高速频率转换的能力。开关速度和产生有关命令来驱动开关所需的时间最终决定了频率转换时间。直接合成法的的另一个优点是存在“相位存储”，亦即若合成器从一个频率转换到另一个频率，然后再返回到原来的频率，则相位将仍然与没有转换时的相位一样，但是如果包含了从输入端转接到分频器，便不能保证这一结果。
从系统设计的观点来看，多个混频器意味着将产生许多寄生信号（既有谐波信号又有非谐波信号），需要在设计中加以考虑。需要仔细选择频率，且需要提供适当滤波，以减少输出端的寄生信号数目和降低寄生信号的电平。通常，直接合成器由于包含更多的元件数、需要更多的滤波以及有隔离要求，故其体积往往比间接合成器的体积更大。

直接数字合成（DDS）

直接数字合成这一方法克服了前两种合成法的若干缺点，在一些应用场合，锁相环完全可以被有效的取代。
下图示出了直接数字合成（也称“数控振荡器”或NCO）的方块图。

N位数字累加器用于将相位的增量添加到每个时钟周期内的存储信息上。M位查寻只读存储器（ROM）提供被累加相位的正弦数据。然后，这些数据驱动数-模转换器（DAC），产生一系列类似于正弦波的步长。经低通滤波（LPF）之后，高次谐波、混叠信号和其它无用寄生信号输出被衰减，显露出相当纯净的正弦波。赖奎斯特判据要求比最高输出频率大1倍的取样速率（时钟频率）。
由于累加器具有360°的相位参数，故该过程可以反复进行，并产生连续变化的正弦波。可以借助下面的“相位圆”具体说明这一过程。

在相位圆图中，总共360°的相位被分为2N个相等的增量，供在累加器中相加。360°/2N代表最低工作频率以及最小频率增量（步长）。通过最小增量乘以包含在频率控制字符中的整数P（对步长进行程控），可以有效地生成更高的频率。因此，可以得到的频率分辨率Fres为：
Fres=Fclk/2N
式中Fclk是时钟频率，N是累加器中的位数。例如对于50MHz的时钟频率和24位的累加器，可以向18MHz以上的输出频率提供约3Hz的步长。应当指出，若要求产生具有十进制分辨率的频率，则要求等于2的幂次（二进制）时钟频率。
除精细频率分辨率外，直接数字合成还能缩短具有连续相位的频率转换间隔，因为原则上这只能由改变已在累加器中相加的相位增量步长来实现。数字电路中的流水线型延迟是对速度的主要限制。频率调制可以由改变控制字符来完成，而相位调制则可以由改变对查寻ROM提供的数字相位字符来完成。
影响直接数字合成在高频上使用的主要因素是寄生信号特性。寄生特性取决于若干因素，包括DAC的切换瞬变响应、DAC的非线性、锁存器的非理想同步以及沿数字路径的耦合效应。CMOS、砷化镓NCOs和DAC的不断发展、完善，促进了直接数字合成取代PPL和直接合成器，迈向越来越高的频率。

邢党铿

回帖（2）

张玉珍

庞晓瑜

相关问答

一种低噪声宽频带的高性能的频率合成器设计

一灯双控的三种接线方法有哪些利弊

labview用谐波合成方波

DDS的短波射频频率源合成方案设计

求大佬分享一种有源滤波器合成方法

DM6446内核有三种频率,有三种处理速度;这个速度和频率是对应的吗?由什么决定?

在labview里用正弦波合成方波，三角波等要怎样做，求大神指点！

怎么设计直接数字频率合成器？

三种调整处理器系统功耗的方法分享

怎么设计射频锁相频率合成器？

20万+工程师都在用，免费PCB检查工具