FPGA 学习小组
直播中

李云逍

7年用户 180经验值
私信 关注

高频RFID芯片的FPGA原型验证平台的设计及结果介绍

射频识别即RFID技术又称电子标签、无线射频识别，是一种通信技术[1].RFID技术作为物联网发展的关键技术，其应用必将随着物联网的发展而扩大。常用的RFID分低频、高频、超高频3种，其中高频RFID典型工作频率为13.56 MHz，一般以无源为主。高频标签比超高频标签具有价格便宜、节省能量、穿透非金属物体力强、工作频率不受无线电频率管制约束的优势，最适合应用于含水成分较高的物体中，例如水果等。

基于FPGA的原型验证方法凭借其速度快、易修改、真实性的特点，已经成为ASIC芯片设计中重要的验证方法[2].本文主要描述高频RFID芯片的FPGA原型验证平台的设计，并给出验证结果。

回帖（5）

张秀芳

2019-6-18 08:45:40
1 RFID芯片的FPGA原型验证环境概述

一套完整的RFID系统是由阅读器（Reader）、电子标签芯片（Tag）也就是所谓的应答器（Transponder）及应用软件三部分组成[3].

电子标签芯片的FPGA原型验证环境也是一套完整的RFID系统，用FPGA原型验证平台替代上述的电子标签芯片（Tag），使用上层的应用软件开发验证激励。通过阅读器与FPGA原型验证平台进行通信来实现对FPGA中的数字逻辑进行验证的目的。图1是典型的RFID芯片的FPGA原型验证环境原理图。


图1 RFID芯片和FPGA原型验证环境原理图


图2 验证平台硬件系统结构图

举报

苏畅

2019-6-18 08:46:00
2验证平台的硬件设计

2.1验证平台硬件系统结构

FPGA原型验证平台利用自身的硬件资源，模拟实现RFID芯片的各功能模块。其中数字逻辑单元和存储器是FPGA原型验证的对象，由FPGA内部的资源实现。图2为验证平台硬件系统结构图。

下面详细介绍FPGA器件选型、模拟射频前端（AFE）电路设计、天线设计及调试，其中重点是FPGA器件选型和模拟射频前端电路设计，难点是天线设计及调试。

2.2 FPGA器件选型

FPGA原型验证平台中FPGA器件选型主要考虑FPGA的逻辑资源、存储资源、I/O资源和时钟资源，另外兼顾器件的供货渠道、速度等级、温度等级等。

FPGA的逻辑资源应为待验证ASIC逻辑门数的2~3倍或更高；存储资源、满足待验证ASIC存储资源的需求，主要是Blockram资源，I/O资源，用户可配置的I/O数量除了满足ASIC设计的数字端口信号需求外，还要预留一定量的调试I/O；时钟资源，主要指全局时钟数量，ASIC低功耗设计会用到大量的门控时钟，转化门控时钟需用到FPGA的全局时钟资源。

根据以上原则，本次FPGA采用Xilinx Spartan3-1000芯片。该芯片可编程约10万门的ASIC逻辑；16组blockram，提供432 kbit地址空间；8个全局时钟bufer用于定义时钟；4个DCM模块，可以精确地实现内部时钟分频、倍频；用户可用的I/O多达173个。

本次待验证的RFID芯片的数字逻辑规模约为1万门，存储器容量为1 kbit，时钟网络简单，端口I/O少。实验证明，该FPGA的资源完全满足RFID芯片的原型验证需求。

举报

谭军红

2019-6-18 08:46:14
2.3模拟射频前端（AFE）电路设计

在搭建RFID芯片的验证平台时，模拟射频前端（AFE）通常采用分立元件实现。分立器件实现的AFE电路稳定性差，受环境影响比较大，调试难度大。例如，包络检波器的输出幅值随场强变化较大，导致电压比较器工作失常，由此转换出的数字信号出现错误。

为改善以上稳定性差的问题，本次模拟射频前端采用AFE IC实现。AFE IC完成信号能量交流直流转换、限压、稳压、信号调制和解调、时钟产生及上电复位等功能。该芯片经过了成熟的测试，稳定性好，受磁场环境的影响小，电路稳定性大大增强，调试风险大大降低。图3为模拟射频前端（AFE）与其他功能模块的连接关系图。


图3 AFE与FPGA的连接关系图

2.4天线设计及调试

2.4.1天线设计原理

高频电子标签的天线线圈进入阅读器产生的交变磁场时，读写器与标签之间可等效为变压器耦合方式。读写器天线相当于变压器的初级线圈，标签上的天线相当于次级线圈[4].对于无源电子标签，电子标签可以简化为天线与芯片的直接电连（标签天线可等效为天线等效内阻与等效感应电压源的串联组合，标签芯片可等效为纯阻抗）。图4为无源高频电子标签等效电路图。



符合ISO/IEC l5693标准的RFID系统，电子标签和阅读器之间的载波频率为13.56 MHz.为了保证阅读器与标签之间的良好通信，标签的谐振频率要接近13.56 MHz.本文描述的FPGA原型验证平台设计中，天线设计也是基于以上理论模型，设计成矩型天线。

ISO/IEC 15693-1协议中规定，标签天线尺寸最大不超过86 mm×54 mm，典型线圈有3~6匝[3].这样可以根据实际的设计需求先确定天线尺寸，本次设计的天线长和宽分别为79 mm和47 mm，天线线圈的线宽为6 mil，线圈间距为9 mil，线圈匝数为4.



图5 RFID标签天线尺寸参数示意图根据式（2）可以推算出天线线圈的等效电感，再根据式（1）可以计算出并联电容的理论值。

为了补偿电路板加工偏差以及电路中其他参数的不确定因素，消除线圈计算值与加工后实际值之间的误差，线圈匝数预留3.5、4.5圈可选的跳线。调试时根据实际测量结果，确定并联电容的容值和线圈的具体匝数。

2.4.2天线调试

验证平台电路板加工、焊接完成后，使用阻抗分析仪测量天线的实际电感值，本次测到的天线线圈的电感值近似为2.9 nH；根据式（1）重新计算并联电容的值为47.55 nF，校正理论计算与加工后实际值之间的偏差。

并联电容值确定后，使用矢量网络分析仪测量天线的谐振频率。根据谐振频率的偏移情况，逐步增加或者减少线圈匝数，直到达到指定的谐振频率13.56 MHz.

根据矢量网络分析仪的测量结果显示，本次天线能成功谐振在13.56 MHz，此时线圈匝数为4，并联电容大小为47 nF.图6、图7为矢量网络分析仪测量的谐振图。


图6 幅频特性图

图7 特性阻抗图

举报

邢东

2019-6-18 08:46:19
3测试结果

FPGA原型验证平台经过器件选型、硬件设计、数字逻辑单元的移植实现以及系统调试后，能够与支持ISO/IEC15693协议的阅读器进行稳定通信。图8显示了阅读器下发查询（Inventory）命令时空间场波形信息；图9显示了阅读器下发查询（Inventory）命令时，标签收到的时钟信号（clk）、解调信号（demo_data）以及标签返回的调制信号（modu_data）波形。


图8 命令空间场波形图


图9 标签介绍命令、返回数据波形图

举报

更多回帖

5 0 0

相关问答

RFID芯片 FPGA
发帖
电子发烧友APP
|投诉反馈|电子发烧友网
© 2021 bbs.elecfans.com
湘ICP备2023018690号
×
20
完善资料，
赚取积分