基于SMC的任意波形发生器生成I/Q信号有什么优势

在快速发展的蜂窝通信市场中，数字系统大约在十年前就已经取代了模拟系统，并已经从频分多路复用(FDMA)和时分多路复用(TDMA)系统发展成为GSM和CDMA系统。数字通信系统已在生活中得到了广泛的应用，它们在能源消耗、频谱效率、质量和成本等方面具有明显的优势，以至于因此整个模拟电视的基础设施都要被更换成数字通信的方式。因为大量的数字通信系统构架采用直角坐标系下的I/Q信号(即同相信号和正交信号)来描述数据符号，所以工程师们必须能够生成准确的基带I/Q信号以进行研究、设计和生产测试。
在研究中，灵活的I/Q发生系统是快速原型化并评估新型调制方法和收发装置性能的关键。在新产品设计中，I/Q信号将测试大量I/Q调制器/解调器的物理层参数，如相位和幅度平衡、直流偏置、输入压缩点。生产中也会测试这些参数，以确保增益误差和相位误差最小。增益和相位这两个参数对于降低误差的向量幅度和正确传输数据来说是至关重要的。
任意波形发生器——如 NI 5421, 以NI的同步和内存核(Synchronization and Memory Core，SMC)架构为基础，在生成用于数字通信系统设计和测试的基带I/Q信号方面，具有多个好处。NI 5421发生器具备一下特性：
·  多模块同步，来独立控制相位、幅度以及I-、I+、Q-、Q+信号的偏置
·  2倍、4倍或8倍的数据插值，可获得最高400 MS/s的有效采样速率
·  采用PCI总线快速下载测试波形，提高了测试吞吐率
·  大的板载波形内存，用于播放长时间信号

朱虹

2019-6-6 17:19:39

最灵活的同步功能
一般的I/Q应用除了要求最小失真和低抖动外，还要求能精确控制信号的幅度、相位和直流偏置。幅度、相位、偏置这三个参数的值在调制器测试中经常改变。调制器/解调器的输入电路一般是差分电路，包括I-、I+和Q-、Q+信号。尽管可以通过一台AWG(任意信号发生器)和变压器来生成一个差分信号，但是这里却必须生成四个相互独立的差分信号，来充分测试电路设计，并明确地控制三组差分信号对(I-与I+、Q-与Q+、I/Q信号对)中的相位、幅度和偏置这三个参数。传统的I/Q发生器无法在一组差分对中调整参数，而只有通过同步多个独立的AWG才能实现这种灵活性。但是，如果要同步多个不同的AWG以生成差分信号，通道和通道间的偏移和抖动将会使差分信号失真，因此必须对它们进行衰减。
合适的同步要求具备精准的采样时钟偏移控制、触发传递和偏移控制、低抖动参考时钟。这种同步在传统的基于GPIB的AWG中通常难以实现或者无法实现，而必须辅助以一些外部电缆和参考时钟，即使这样，结果可能还是有问题的。PXI平台中内建的触发线和10MHz的参考振荡器，使得仪器间可靠同步更容易实现。另外，NI的T-Clock同步方法(已提出专利申请)提供了一种调整采样时钟偏移的方法，调整步长为20ps左右，以消除触发偏移的影响。

许晓凌

2019-6-6 17:19:57

T-Clock多模块同步
因为NI 5421设备建立在SMC架构上，所以能够提供精准的T-Clock同步(请见NI同步和存储核：一种现代的混合信号测试架构)。T-Clock中，时钟触发信号的收发速度要远低于AWG的采样时钟速度。为了生成这种时钟信号(称为T-Clk)，每台设备上的采样时钟都被分别降到低于10MHz的频率上。采用时间数字转换器(TDC)来测量T-Clk相对于10 MHz PXI参考时钟的偏移量，从而自动对齐每台设备上的T-Clk信号。要发送一个开始触发信号，主AWG发出一个与T-Clk下降沿同步的触发线脉冲信号。所有的接收端AWG(包括主AWG自身)接收触发脉冲，并在下一个T-Clk的上升沿开始生成信号。因为T-Clk的周期等于或大于100ns，所以在下一个上升沿到来之前，有足够的时间将触发脉冲传送到所有设备上，从而确保所有的发生器在同一个时刻开始。
这种方法使得通道间的偏移量≤500ps。要获得更低的偏移，可以将AWG的输出连接到一台多通道、高带宽的示波器上，相位测量的结果比板载TDC更准确。最简单的相位测量方法是通过配置AWG来生成正弦波或方波，然后在电压过零点处检验相差。接着，将测量结果输入到NI的T-Clock软件中，覆盖TDC的测量结果。采用外部示波器的测量结果，偏移可以降低到10到20ps。图1显示了两个同步的PXI-5421模块的输出，在手动调整了采样时钟延时后，生成10MHz的正弦波。该图显示，偏移几乎在10ps到20ps之间。在10MHz频率上，10ps的偏移量相当于0.036度的相位——小于大多数的I/Q应用所要求的0.1度。使用采样时钟的延时调整值，若调整步长小于20ps，则偏移最多只改变±1个采样时钟周期。如果需要更大的相位调整，那么对于正相位，可以将采样从某个波形的起点移到终点；对于负相位，可以将采样从某个波形的终点移到起点。这种控制方法比较粗糙，但是采样时钟延时调整则提供了比较精细的控制。

图1. 两个PXI-5421模块生成10MHz的频率，其通道间的偏移小于20ps
PXI-5421中由模拟设备AD9852 DDS(直接数字频率合成)芯片所提供的高分辨率时钟模式，可以大幅度提高采样时钟延时调整中不到20ps的分辨率。AD9852中有一个14-bit的可编程相位偏置寄存器，能以(采样时钟周期/16384)秒的步长来调整采样时钟的相位。例如，如果采样时钟频率是100 MS/s，则可以以610fs(飞秒)的步长来调整相位。但是，采用高分辨率时钟时(假定此时PXI-5421系统的抖动为4ps左右)，这种精准的相位控制只能通过大量输出波形周期上的所测得相位的直方图来观察。这是因为DDS时钟发生中固有的时钟抖动值更大，所以限制了高分辨率时钟的使用。这种抖动导致了I/Q信号相位噪声的增加。在载波频率±10kHz位置上，分频时钟模式的相位噪声为-137 dBc/Hz；所以，为了尽量实现最优性能的相位噪声，不妨使用这种分频时钟模式。
高分辨率时钟不仅提供了精准的相位偏置控制，而且提供了1.06 µHz的采样时钟频率调整分辨率，这是获得合适的数字通信系统芯片速率的前提。例如，WCDMA和CDMA2000的芯片/符号速率分别是3.84MHz和1.2288MHz。通常，这些信号的每个符号采用4个采样值，所以采样率分别为15.36MHz和4.9125MHz。PXI-5421的高频分辨率可以为波形生成合适的采样率，并且在接收端压力测试中，准确改变回放频率以测试接收端的频率灵敏性。
因为差分信号是由两个独立的AWG生成的，所以通道间的抖动是失真的主要原因，因此抖动应当越低越好。为了测量这种抖动，我们将两台生成10MHz方波信号的AWG连接到Tektronix CSA8000的通信信号分析仪上。其中一个方波信号从外部触发信号分析仪，另外一个则连接到CH 0通道上。图2中显示了过零点处的抖动直方图。抖动的均方根值为2.954ps，而且95.7%的数据处于均值的±2σ范围内。另外，该直方图呈高斯分布，意味着抖动可能来自于电子元件中的随机噪声过程。

图2. PXI-5421通道间的抖动是2.954ps。
除了T-Clock的同步性能非常好外，NI T-Clock的应用程序接口(API)还提供了一些便捷的函数，可以用于4台AWG的同步。第一台虚拟仪器将所有设备锁相到PXI的10 MHz参考时钟上，并配置开始触发。第二台虚拟仪器执行T-Clock对齐，使所有AWG的T-Clk信号同步。接着，开始生成信号，直至信号发生结束才终止程序。图3中给出了一个简单的例子。

图3. 四台虚拟仪器执行必要的工作以准确同步AWG。

T-Clock多模块同步
因为NI 5421设备建立在SMC架构上，所以能够提供精准的T-Clock同步(请见NI同步和存储核：一种现代的混合信号测试架构)。T-Clock中，时钟触发信号的收发速度要远低于AWG的采样时钟速度。为了生成这种时钟信号(称为T-Clk)，每台设备上的采样时钟都被分别降到低于10MHz的频率上。采用时间数字转换器(TDC)来测量T-Clk相对于10 MHz PXI参考时钟的偏移量，从而自动对齐每台设备上的T-Clk信号。要发送一个开始触发信号，主AWG发出一个与T-Clk下降沿同步的触发线脉冲信号。所有的接收端AWG(包括主AWG自身)接收触发脉冲，并在下一个T-Clk的上升沿开始生成信号。因为T-Clk的周期等于或大于100ns，所以在下一个上升沿到来之前，有足够的时间将触发脉冲传送到所有设备上，从而确保所有的发生器在同一个时刻开始。
这种方法使得通道间的偏移量≤500ps。要获得更低的偏移，可以将AWG的输出连接到一台多通道、高带宽的示波器上，相位测量的结果比板载TDC更准确。最简单的相位测量方法是通过配置AWG来生成正弦波或方波，然后在电压过零点处检验相差。接着，将测量结果输入到NI的T-Clock软件中，覆盖TDC的测量结果。采用外部示波器的测量结果，偏移可以降低到10到20ps。图1显示了两个同步的PXI-5421模块的输出，在手动调整了采样时钟延时后，生成10MHz的正弦波。该图显示，偏移几乎在10ps到20ps之间。在10MHz频率上，10ps的偏移量相当于0.036度的相位——小于大多数的I/Q应用所要求的0.1度。使用采样时钟的延时调整值，若调整步长小于20ps，则偏移最多只改变±1个采样时钟周期。如果需要更大的相位调整，那么对于正相位，可以将采样从某个波形的起点移到终点；对于负相位，可以将采样从某个波形的终点移到起点。这种控制方法比较粗糙，但是采样时钟延时调整则提供了比较精细的控制。

图1. 两个PXI-5421模块生成10MHz的频率，其通道间的偏移小于20ps
PXI-5421中由模拟设备AD9852 DDS(直接数字频率合成)芯片所提供的高分辨率时钟模式，可以大幅度提高采样时钟延时调整中不到20ps的分辨率。AD9852中有一个14-bit的可编程相位偏置寄存器，能以(采样时钟周期/16384)秒的步长来调整采样时钟的相位。例如，如果采样时钟频率是100 MS/s，则可以以610fs(飞秒)的步长来调整相位。但是，采用高分辨率时钟时(假定此时PXI-5421系统的抖动为4ps左右)，这种精准的相位控制只能通过大量输出波形周期上的所测得相位的直方图来观察。这是因为DDS时钟发生中固有的时钟抖动值更大，所以限制了高分辨率时钟的使用。这种抖动导致了I/Q信号相位噪声的增加。在载波频率±10kHz位置上，分频时钟模式的相位噪声为-137 dBc/Hz；所以，为了尽量实现最优性能的相位噪声，不妨使用这种分频时钟模式。
高分辨率时钟不仅提供了精准的相位偏置控制，而且提供了1.06 µHz的采样时钟频率调整分辨率，这是获得合适的数字通信系统芯片速率的前提。例如，WCDMA和CDMA2000的芯片/符号速率分别是3.84MHz和1.2288MHz。通常，这些信号的每个符号采用4个采样值，所以采样率分别为15.36MHz和4.9125MHz。PXI-5421的高频分辨率可以为波形生成合适的采样率，并且在接收端压力测试中，准确改变回放频率以测试接收端的频率灵敏性。
因为差分信号是由两个独立的AWG生成的，所以通道间的抖动是失真的主要原因，因此抖动应当越低越好。为了测量这种抖动，我们将两台生成10MHz方波信号的AWG连接到Tektronix CSA8000的通信信号分析仪上。其中一个方波信号从外部触发信号分析仪，另外一个则连接到CH 0通道上。图2中显示了过零点处的抖动直方图。抖动的均方根值为2.954ps，而且95.7%的数据处于均值的±2σ范围内。另外，该直方图呈高斯分布，意味着抖动可能来自于电子元件中的随机噪声过程。

图2. PXI-5421通道间的抖动是2.954ps。
除了T-Clock的同步性能非常好外，NI T-Clock的应用程序接口(API)还提供了一些便捷的函数，可以用于4台AWG的同步。第一台虚拟仪器将所有设备锁相到PXI的10 MHz参考时钟上，并配置开始触发。第二台虚拟仪器执行T-Clock对齐，使所有AWG的T-Clk信号同步。接着，开始生成信号，直至信号发生结束才终止程序。图3中给出了一个简单的例子。

图3. 四台虚拟仪器执行必要的工作以准确同步AWG。

段宜敏

2019-6-6 17:20:07

使用射频变压器生成差分信号
有些产品测试系统的差分I/Q信号对中并不需要独立的信号相位、幅度和直流偏置控制。对这些应用来说，两台单通道的AWG加上一些外部的信号整形电路，就足以完成任务。在这种配置下，可以对I和Q信号之间的相位、幅度和直流偏置进行控制，而不仅仅局限于I-、I+和Q-、Q+差分对之间。
所需的外部整形电路非常简单。使用一台射频变压器，将单端AWG的输出转换成平衡的差分信号。若采用中心抽头的变压器，还可以利用低成本的模拟输出模块在该平衡信号上加上一个直流偏置。
选择射频变压器时，一个重要的规范就是插入损耗，即从变压器的输入端到输出端的损耗功率的比例。插入损耗随着输入频率的变化而变化，因此信号在预期带宽内将发生失真。因此，必须选择一种在信号带宽上具有低插入损耗的变压器。
另外，要选择中心抽头的二次绕组变压器。将中心抽头连接到模拟输出模块上(如NI PXI-6704的16-bit模拟输出模块)，可以在平衡信号上加一个直流偏置。因为大多I/Q应用都需要±1.5 V的直流偏置，所以在PXI-6704的输出端使用一种电阻性的分压电路，降低其±10 V的输出电压，从而确保可以在较小的电压范围内实现满幅的16-bit幅度控制。
因为中心抽头的前后两段绕组很少相同，所以要在电路中加入一个旁路电容，将中心抽头连接到交流地，从而维持变压器的平衡。完整的电路如图4所示。

图4. 利用中心抽头的射频变压器、分压电路和电容，采用单台AWG生成差分信号。
插入损耗和阻抗不匹配使得变压器输出端的信号幅度比AWG输出端的期望幅度要小。如果插入损耗在预期频率范围内为一常量，则可以用一个电阻对其进行模型近似。将该电阻加到变压器的输入阻抗上，在变压器输出端计算有效阻抗。NI-FGEN驱动函数使用该值来调整NI 5421的输出电压，从而补偿变压器与NI 5421的50 Ω输出阻抗之间的阻抗不匹配。

使用射频变压器生成差分信号
有些产品测试系统的差分I/Q信号对中并不需要独立的信号相位、幅度和直流偏置控制。对这些应用来说，两台单通道的AWG加上一些外部的信号整形电路，就足以完成任务。在这种配置下，可以对I和Q信号之间的相位、幅度和直流偏置进行控制，而不仅仅局限于I-、I+和Q-、Q+差分对之间。
所需的外部整形电路非常简单。使用一台射频变压器，将单端AWG的输出转换成平衡的差分信号。若采用中心抽头的变压器，还可以利用低成本的模拟输出模块在该平衡信号上加上一个直流偏置。
选择射频变压器时，一个重要的规范就是插入损耗，即从变压器的输入端到输出端的损耗功率的比例。插入损耗随着输入频率的变化而变化，因此信号在预期带宽内将发生失真。因此，必须选择一种在信号带宽上具有低插入损耗的变压器。
另外，要选择中心抽头的二次绕组变压器。将中心抽头连接到模拟输出模块上(如NI PXI-6704的16-bit模拟输出模块)，可以在平衡信号上加一个直流偏置。因为大多I/Q应用都需要±1.5 V的直流偏置，所以在PXI-6704的输出端使用一种电阻性的分压电路，降低其±10 V的输出电压，从而确保可以在较小的电压范围内实现满幅的16-bit幅度控制。
因为中心抽头的前后两段绕组很少相同，所以要在电路中加入一个旁路电容，将中心抽头连接到交流地，从而维持变压器的平衡。完整的电路如图4所示。

图4. 利用中心抽头的射频变压器、分压电路和电容，采用单台AWG生成差分信号。
插入损耗和阻抗不匹配使得变压器输出端的信号幅度比AWG输出端的期望幅度要小。如果插入损耗在预期频率范围内为一常量，则可以用一个电阻对其进行模型近似。将该电阻加到变压器的输入阻抗上，在变压器输出端计算有效阻抗。NI-FGEN驱动函数使用该值来调整NI 5421的输出电压，从而补偿变压器与NI 5421的50 Ω输出阻抗之间的阻抗不匹配。

李嘉元

2019-6-6 17:20:13

用于改善频谱纯度的数据插值
I/Q信号发生应用对信号发生器的频谱纯度提出较高的要求。为了最小化数模转换信号重构时的镜像失真，NI 5421发生器采用数字滤波器和模拟滤波器的组合，对通带平坦性、相位线性性和镜像抑制进行优化。
DAC的采样频率最低必须是期望生成的模拟信号带宽的两倍。尽管理论上采样频率fs最低是信号带宽fo的两倍，但是输出信号中，|fo ± nfs|上也会出现镜像成分，如图5所示。这些镜像成分会降低信号的频谱纯度，因此必须采用低通滤波器滤除。

图5. 数模转换信号重构时将生成非预期的采样镜像成分
为了理解信号插值及其对频谱纯度的影响，不妨假设有三个不同的模拟滤波器，它们的截止频率和阶数都不相同。图6中给出了这三个滤波器及其采样镜像。 “模拟滤波器1”是理想的模拟滤波器。因为该滤波器的衰减非常陡峭，所以实现成本最高，而且需要大量的电路板空间。另外，它还无法实现I/Q应用中所需的通带平坦性。模拟滤波器2则是一个更实用的滤波器，但是它无法衰减fs附近的镜像成分。模拟滤波器中，其截止频率后的衰减程度和截止频率前的平坦性，这两个度量之间存在一种平衡关系；因此，如何设定理想的滤波器参数很大程度上取决于DAC的采样速率和生成的波形频率。要想只用一个模拟滤波器来实现可变的采样频率和输出信号频率，并满足各种严格的性能要求，这几乎是不可能的。
模拟滤波器另外一个关键的指标是群延时，即有限时间长度的信号(如脉冲信号)通过模拟滤波器所需的时间。具有线性群延时的理想滤波器中，信号中的所有频率成分都具有相同的延时，所以输出信号的相位不会失真。
第三个滤波器即模拟滤波器3，其截止频率比前面两个滤波器都要高得多。因为截止频率非常高，所以滤波器的通带(0到0.43fs)非常平坦。fs和2fs处的镜像成分落在了滤波器3的通带内，所以根本就没有衰减，但是可以采用数字插值滤波器减轻这种现象。

图6. 必须滤除采样镜像成分以改善频谱质量，但是必须考虑不同的滤波器实现。
为了简化模拟滤波器的要求，并在一系列采样速率和输出频率上得到较好的结果，NI 5421设备使用半带有限脉冲响应数字滤波器，以2倍、4倍或8倍的采样频率(fs)在波形的每两个采样值间插入1个、3个或7个值。因此，有效采样速率等于原采样频率的2倍(2fs)、4倍(4fs)或8倍(8fs)。接着，DAC内部就以该有效采样速率运行——特别地，数据是以该速率从内存中读到DAC上。
图7中，采用2倍插值的滤波器，将DAC的有效采样速率提高到2fs。第一组重构镜像位于|2fs ± fo|频率上，落入了滤波器2的止带范围。

图7. 插值操作提高了采样速率，将镜像成分移至更高频率上。
这样，模拟滤波器2可以方便地滤除数字信号发生中的所有镜像成分，如图7中的频率域和图8中的时间域所示。

图8. 时间域上，插值操作可以平滑其它一些尖锐的采样阶跃。
使用2倍插值滤波，将DAC的有效采样速率提高到2fs，可以更好地去除镜像成分，并生成频谱纯度更好的信号。然而，若将插值滤波器提到4倍上，则能进一步改善输出信号。
图9中显示了采用4倍插值操作和有效采样频率为4fs的DAC后，信号的镜像情况。镜像成分被移到4fs上，而4fs大于滤波器3的截止频率。NI 5421中所使用的这种配置，可以去除频谱镜像，并且具有最平坦的通带特性。这种配置已经接近于理想的由数字方式生成频谱纯净的波形的方法了。NI 5421的通带(40MHz)平坦度可以达到±0.25 dB，1MHz上总的谐波失真可以达到-75dB。

图9. 数字插值和模拟滤波器的组合，可以获得最佳的平坦特性和镜像抑制。

章伟

2019-6-6 17:20:16

采用PCI/PXI减少波形下载时间
数字通信系统的测试波形可能非常大。例如，生成带有阶数等于16的伪噪声序列(PN序列，65,635个符号)的WCDMA信号时，所生成的信号大小为3.15MB。为了提高测量的统计可信度，应该使用更大的PN序列。采用GPIB(IEEE 488总线)来下载大于几百kB的波形时，速度可能会非常慢，而且会严重影响测试的吞吐率。虽然高速GPIB (HS488)是一种IEEE标准，但是几乎没有仪器可以实现8 MB/s的速度传输模式。尽管GPIB标准中规定理论吞吐率为1 MB/s，但是基于GPIB的仪器的吞吐率一般只能达到200-300kB/s。
采用高度优化的驱动和SMC架构，对于大批量数据下载，NI 5421的下载速率可以达到84 MB/s。这个速率可以归功于高吞吐率的PCI总线；但是，与GPIB类似，几乎没有哪块外部插入的板卡其数据传速率可以真的达到PCI吞吐率的理论最大值即132 MB/s。

孙瑞军

回帖（5）

朱虹

许晓凌

段宜敏

李嘉元

章伟

相关问答

任意波形发生器有哪些性能指标？

请问怎么用matlab将任意波下载到信号发生器

为什么使用两个发生器代替用任意波形发生器合成两个频率信号？

怎么实现基于SOPC的任意波形发生器设计？

信号发生器的基础知识介绍

任意波形信号发生器是怎样设计并实现的？

基于数字频率合成技术的高速任意波形发生器设计

任意波形发生器可生成单通道的任意波形信号可以选择AT89S51吗？

浅析任意波形发生器

如何采用CPLD和单片机实现任意波形发生器的设计？

20万+工程师都在用，免费PCB检查工具