我希望通过SPI接口读取ADS1278的数据，遇到一些困惑：
1. 根据手册的说明，若想获得最佳性能，SPI串行时钟SCLK与AD转换时钟CLK之间需满足1，1/2，1/4，1/8之类的比例关系，请问如果不满足这种关系会有什么问题？
2. SCLK是否必须是一直存在？我使用
FPGA控制ADS1278，通过检测nDRDY变为低电平时读取数据，其余时间SCLK一直处于低电平，这样能否正常工作？
3. 在我的应用中，SCLK与CLK两个时钟是不同源的，CLK连接晶体振荡器的输出，而SCLK来自FPGA的输出，因此也不同步，请问这样会不会有什么问题？
4. 在SPI模式下8路数据离散输出（即通过各自的通道输出），在信号完整性方面需要注意哪些问题？
举报
