模拟技术学习
直播中

张敏

7年用户 1604经验值
私信 关注
[资料]

高速PCB的终端端接方式浅析

在高速数字电路系统中,传输线上阻抗不匹配会造成信号反射,并出现过冲、下冲和振铃等信号畸变,而当传输线的时延TD大于信号上升时间RT的20%时,反射的影响就不能忽视了,不然将带来信号完整性问题。减小反射的方法为;根据传输线的特性阻抗在其驱动端串联电阻使源阻抗与传输线阻抗匹配,或者在接收端并联电阻使负载阻抗与传输线阻抗匹配,从而使源反射系数或者负载反射系数为零。常用的端接方式为:串联端接、简单的并联端接、戴维宁端接、RC网络端接和二极管端接等

更多回帖

发帖
×
20
完善资料,
赚取积分