ADC的数据接口和时钟当时在布线时候比较小心的做了等长,FPGA的输入口也做了时序约束。有一个情况就是我们在当初调试系统时候,VCC3.3V的电压输出不稳定,有一个到4.8V的震荡(正常最高3.7V)。请问会不会是输入电压过高导致流水线ADC内部某一部分工作不正常?
谢谢!
ADC的数据接口和时钟当时在布线时候比较小心的做了等长,FPGA的输入口也做了时序约束。有一个情况就是我们在当初调试系统时候,VCC3.3V的电压输出不稳定,有一个到4.8V的震荡(正常最高3.7V)。请问会不会是输入电压过高导致流水线ADC内部某一部分工作不正常?
谢谢!
举报