![]()
FPGA Verilog
Verilog]学习的过程，每个人都不太相同。我以个人经验随便说两句吧。
首先是软件的使用，比如QuartusII的使用应该放在所有的学习之前（学过数字电路的同学，如果没有学过的话，先把一些基本概念学一下，在学习到《数字逻辑基础与VERILOG设计》的时候开始用原理图设计的方法学习使用该软件），然后就是学习Verilog了，建议在学习的过程中把书中的例子都用软件做一次，也利用Quartus提供的仿真功能进行仿真。
基本的语法知识学习的同时，书上很多仿真的例子在Quartus里面并不能实行，这个时候就需要学习使用ModelSim了。
进一步学习Verilog的高级编程知识，利用软件多做一些例子程序。
上面推荐的后两本书看的差不多的时候（夏老师那本书的中级篇CPU设计之前的内容，另外那本第一部分结束），就可以到板子上编一些实际的应用程序了。这个时候就可以参考DE2那本书的几个例子，或者是参考电路板上的硬件，针对不同的部件进行编程和验证。
然后就是根据自己的兴趣爱好和专业方向，找一个题目用Verilog去实现（或者找相关的老师，看他们手上有没有这样的方向，你可以去帮忙做点什么的），这个过程中需要学习更多其他方面的知识，这样才能做成真正的应用系统。
这个时候可能手上的CPLD的资源可能就不那么够了，也许就该用FPGA来做了。此外FPGA和CPLD还是有区别的，两个器件应用的场合有所不同，这个在学习的过程中也要逐步积累这些知识和经验。此外，还可以学习一些SOC方面的知识，这里不仅仅是指的Nios II。
后面继续学习，不断学习，持续学习——学习是一辈子的事情，不是花上那么几个月你就能把所有的技能学到手，更多的时候是通过实践不断提升自己的能力，这就是所谓的实践出真知。我想从大二开始学习到大三结束，两年的时间基本能掌握这门技能，大四的毕业设计应该可以做出自己的优秀设计来。
更多回帖
