赛灵思
直播中

孙伟

7年用户 198经验值
私信 关注
[问答]

RTVE构建错误

我正在尝试针对Virtex-6 XC6VLX240T-3板构建Xilinx实时视频引擎1.0。
我和电路板一起获得了ISE Logic版本,没有EDK许可证。
所以,我下载了一个ISE Webpack,并使用了EDK的免费许可证。
我遇到了构建错误。
platgen.log文件已附加。
Webpack仅适用于根据此链接提供的Virtex-6 XCLX75-T FPGA:http://www.xilinx.com/publications/matrix/Software_matrix.pdf。
这个错误可能是因为许可问题。
我想购买EDK,但想确保我能够真正构建这个设计。
platgen.log 46 KB

以上来自于谷歌翻译


以下为原文

I am trying to build Xilinx Real Time Video Engine 1.0 targeting a Virtex-6 XC6VLX240T-3 board. I obtained a ISE Logic edition along with the board and dont have EDK license. So, I downloaded a ISE Webpack and am using the free license for EDK.

I get build errors. The platgen.log file is attached. The Webpack is only applicable to Virtex-6 XCLX75-T FPGAs according to this link http://www.xilinx.com/publications/matrix/Software_matrix.pdf.

Could this error be because of licensing issue. I would like to purchase EDK but want to make sure I can actually build this design.



            platgen.log ‏46 KB

回帖(7)

朱寅竹

2019-3-18 14:12:20
第一件事:尝试清理项目:)如果这没有帮助,你可以发布这个文件:/Xilinx/xapp889-rtve/export_rtve_ml605/synthesis/system_axi_vdma_scaler_wrapper_xst.srp
www.xilinx.com

以上来自于谷歌翻译


以下为原文

First thing: Try cleaning the project :)

If that doesn't help, can you post this file:
/Xilinx/xapp889-rtve/export_rtve_ml605/synthesis/system_axi_vdma_scaler_wrapper_xst.srp
www.xilinx.com
举报

杨平

2019-3-18 14:26:30
如果清洁项目意味着“清理所有生成的文件”,是的,我做了。
请找到.srp附件。
system_axi_vdma_scaler_wrapper_xst.srp 102 KB

以上来自于谷歌翻译


以下为原文

If cleaning project means "Clean all generated files", yes I did.
Please find the .srp attached.
            system_axi_vdma_scaler_wrapper_xst.srp ‏102 KB
举报

朱寅竹

2019-3-18 14:40:40
嗯,看起来像合成VDMA的问题。
您是否对设计进行了任何修改?VDMA设置是什么?
你能增加VDMA上的行缓冲深度吗?
www.xilinx.com

以上来自于谷歌翻译


以下为原文

Hmm, looks like an issue synthesizing the VDMA. Did you make any modifications to the design?

What are the VDMA settings? Can you increasing your linebuffer depths on the VDMA.www.xilinx.com
举报

杨平

2019-3-18 14:47:55
EDK工具通知它将修改几个核心,因为该项目是使用旧版本构建的。
我使用的是ISE 14.7。
请帮助我查看VDMA设置和修改。
我怎么做。

以上来自于谷歌翻译


以下为原文

The EDK tool notified that it will be modifying a few cores because the project was built using older version. I am using ISE 14.7.
 
Please help me in looking at VDMA settings and modifying. How do I do that.
 
 
举报

更多回帖

发帖
×
20
完善资料,
赚取积分