您好!
锁相环在时域的方针主要是对锁定时间的仿真。由于锁相环输出为VCO振荡器输出,近似为正弦信号。因此没有类似信号时域方针。ADI的时钟芯片输出格式不同,如CMOS,LVDS等,会有上升沿,下降沿特性,因此在ADIsimCLK中会有输出格式的方针。
您好!
锁相环在时域的方针主要是对锁定时间的仿真。由于锁相环输出为VCO振荡器输出,近似为正弦信号。因此没有类似信号时域方针。ADI的时钟芯片输出格式不同,如CMOS,LVDS等,会有上升沿,下降沿特性,因此在ADIsimCLK中会有输出格式的方针。
举报