我使用cyclone3对AD9854的寄存器进行配置，但是在某些频率点上输出的波形频率和我设定的不一样，比如我设定的频率是250kHz，但是得到的却是200kHz，但是当我设定的是400kHz的时候，却能够得到400kHz的波形。请问这大概是什么问题。附上我的verilog代码。
希望得到大家的帮助，如果我提供的信息不够，请告诉我，在网上提问比较少，不知道这些信息是否描述清楚问题了。
对了，补充一点，我原来使用的是内部更新时钟，现在打算改成外部更新时钟，但是发现ad9854的udclk管脚还是输出更新时钟。
2018-12-13 11:45:49
检查一下数据总线D6那根线有没有对什么地方短路了？或者fpga的引脚分配对不对，感觉D6有问题。
检查一下数据总线D6那根线有没有对什么地方短路了？或者fpga的引脚分配对不对，感觉D6有问题。
举报
2018-12-13 12:05:45
谢谢 我检查一下，昨天我又详细的测了一下，发现从200k到244k，频率都是准确的，但是从245开始就不准确了
谢谢 我检查一下，昨天我又详细的测了一下，发现从200k到244k，频率都是准确的，但是从245开始就不准确了
举报
2018-12-13 12:14:29
感谢功夫不好的帮助，后来我检查了一下电路，发现D7和D6两个管脚虚焊了，重新焊了一下解决问题了
感谢功夫不好的帮助，后来我检查了一下电路，发现D7和D6两个管脚虚焊了，重新焊了一下解决问题了
举报
