FPGA测试结果示范

仿真程序产生的视频图像数据如图 7-18 所示。开始的“aa bb cc dd ee ff”是无效数据，“ff 00 20”表示场同步信号。

经过 FPGA 处理后获得有效图像数据并产生相应的地址信号，如图 7-19 所示。由于只进行灰度运算，只取亮度信息，因此获得数据为“04 08 0c”，同时产生地址信号“00 01 02”。

对 SRAM 的读写控制，如图 7-20 所示。

两块 SRAM 之间的切换，如图 7-21 所示。

仿真结果表明整个视频信号处理程序完成了预先设定的设计目标。