ADI 技术
直播中

孔维源

7年用户 167经验值
私信 关注
[问答]

ADF4002 MUXOUT无法输出高电平

是时序问题,还是板子有问!!
通过配置 REFERENCE COUNTER LATCH (0X010004)、N COUNTER LATCH (0X000101)、FUNCtiON LATCH(0X1FF8B2) 、INITIALIZATION LATCH(0X1FF8B3)四个寄存器的,但MUXOUT没有输出高电平

具体程序
void delay(uint n)
{
  uchar dly=100;
while(n--){while(dly--);};
}
void ADF4002_Init()
{
ADF4002_LE_1;//
ADF4002_CLK_0;//
        delay(10);
ADF4002_CE_0;//
delay(10);
ADF4002_CE_1;//
delay(10);

}

void ADF4002_Load(uchar *Rdata)
{

    uchar Bit, Byte, temp;

ADF4002_LE_0;//ADF4002_LE = 0;                                        //set Load ENable low, to clock in data.
        ADF4002_CLK_0;//ADF4002_CLK = 0;                                   //set CLK low
        for (Byte = 3; Byte; Byte--)
        {                                                       //Clock In MS Byte To LS Byte.
          Bit = 0x80;
          while (Bit)
          {
  
            temp = Rdata[Byte-1]&Bit;
            if (temp>0)    ADF4002_DATA_1; //
            else      ADF4002_DATA_0;//
  
            ADF4002_CLK_1;//
            Bit /= 2;
            delay(10);
            ADF4002_CLK_0;//
          }
        }
        ADF4002_LE_1;//

}


void ADF4002_Control()
{
  uchar PllReg[3];


  //INITIALIZATION REGISTER. The last two bits of data[0] is 11.
  PllReg[2] = 0x1f;//MS-LS: 0001 1111 1000 0000 1000 0011
  PllReg[1] = 0xF8;
  PllReg[0] = 0xB3;
  ADF4002_Load(PllReg);

  //FUNCTION REGISTER. The last two bits of data[0] is 10.
  PllReg[2] = 0x1f;//MS-LS: 0001 1111 1000 0000 1000 0010
  PllReg[1] = 0xF8;//R DIV
  PllReg[0] = 0xB2;
  ADF4002_Load(PllReg);

  //R-COUNTER REGISTER. The last two bits of data[0] is 00.


void

回帖(2)

孔维源

2018-11-14 09:48:04
写了一天,不晓得  是板子还是时序  寄存器配置应该没问看了好久,又有ADI寄存器配置的软件做辅助!!有没有测试芯片好坏的方法 ,怀疑ADF4002坏了!谢谢
举报

周伟

2018-11-14 10:03:28
引用: liruotian 发表于 2018-11-14 06:46
写了一天,不晓得  是板子还是时序  寄存器配置应该没问看了好久,又有ADI寄存器配置的软件做辅助!!有没有测试芯片好坏的方法 ,怀疑ADF4002坏了!谢谢

您好!
只有在锁定时,将MUXOUT设定为数字锁定检测,才会在MUXOUT输出为高电平。对于锁相环状态的检测,
MUXOUT管脚可以帮助检测芯片状态,其中比较常用的是DLDDigital Lock Detect),R Counter OutputN Counter OutputDLD当锁定时应为高电平。R Counter OutputN Counter Output用示波器测量应为方波脉冲,脉冲频率应为鉴相频率。
ADI有关于锁相环产品的参考代码,可以从下面链接下载。目前没有ADF4002的,您可以参考ADF4106的,时序是类似的。
http://www.analog.com/zh/content/CIC_index_code_example/fca.html
举报

更多回帖

发帖
×
20
完善资料,
赚取积分