Cypress技术论坛
直播中

陈芳

7年用户 162经验值
私信 关注
[问答]

IDAC的合规性

在PSoC 4的IDAC数据表中描述了V顺应的特性。
它是0.8 V（min），即使在汇/源条件下或300 UA／600 UA条件下。
这是否意味着当设置为最大电流时，总是会在引脚电压上观察到0.8伏的电压降？
600 UA汇/源，0.8 V V顺应（跌落电压），此时的电阻值对应于平移1333欧姆。
300 UA汇/源，0.8 V V顺应（跌落电压），此时的电阻值对应于平移2667欧姆。
以上电阻成分是否影响？
请告诉我们这个说明书的含义。

以上来自于百度翻译


     以下为原文
  The characteristics of Vcompliance is described in the IDAC data sheet of PSoC 4.

It is 0.8 V (min) even under sink / source conditions or 300 uA / 600 uA condition.



Does this mean that a voltage drop of 0.8 V will always be observed on the pin voltage when set to maximum current?

600 uA sink/source, 0.8 V Vcompliance(Drop voltage), The resistance value at that time corresponds to the translation 1333 Ohm.
300 uA sink/source, 0.8 V Vcompliance(Drop voltage), The resistance value at that time corresponds to the translation  2667 Ohm.

Do the above resistance component is affecting?
Please tell us the meaning of this spec.

回帖（5）

黎歆俭

2018-10-12 16:11:50
我相信0.8V V顺应是从电压电源到IDAC输出的最小电压降。请参阅此文档获取更多信息（不是完全相关的）：HTTP://www. CyPur.com /Fiel/113026/下载
第3页的底部说明：
来自电流源的最大电压是模拟电源电压（VDDA）减去电流源的柔顺电压，通常小于伏特。
这句话让我认为V顺应是指在IDAC两端的电压降，它可以输出最大电压在负载上。

以上来自于百度翻译


     以下为原文
  I believe the 0.8V Vcompliance is the minimum voltage drop from the voltage power supply to the IDAC output. See this document for more information (not completely related): http://www.cypress.com/file/113026/download
The bottom of page 3 states:
The maximum voltage from the current source is the analog supply voltage (VDDA) minus the compliance voltage of the current source, typically less than a volt.
That statement makes me think the Vcompliance is referring to a voltage drop across the IDAC of what it can output for maximum voltage on the load.
举报

陈芳

2018-10-12 16:21:07
谢谢你的回答。
我的理解是一个电压降会发生。为什么电压降是一样的即使是设定电流值是不同的，它是用于恒流电路的晶体管的半导体组件？

以上来自于百度翻译


     以下为原文
  Thank you for your answer.

 
I understood that a voltage drop will occur.
The reason why the voltage drop is the same even though the current value to be set is different,
Is it the diode component of the transistor used for the constant current circuit?
举报

胡书琴

2018-10-12 16:32:16
引用: wyfwer 发表于 2018-10-12 13:21
谢谢你的回答。
我的理解是一个电压降会发生。为什么电压降是一样的即使是设定电流值是不同的，它是用于恒流电路的晶体管的半导体组件？

你好，马萨世三，
依从电压或头部空间电压是由于MOS晶体管在饱和应按预期方式工作的电路。这是混合信号电路的一般原理。为了满足这一条件的输出电压不能超过这个电压等级，它将迫使MOS器件工作在饱和区。
最佳问候

以上来自于百度翻译


     以下为原文
  Hello Masashi san,
 
The compliance voltage or head room voltage in comes due to the fact that the MOS transistors should be in saturation for the circuit to work as expected. This is a general principle in mixed signal circuits. To satisfy this condition the the output voltage cannot move above this voltage level, as it will force the MOS devices to work out of saturation region.
 
 
Best Regards,
VSRS
举报

张琳

2018-10-12 16:40:10
引用: wyfwer 发表于 2018-10-12 13:21
谢谢你的回答。
我的理解是一个电压降会发生。为什么电压降是一样的即使是设定电流值是不同的，它是用于恒流电路的晶体管的半导体组件？

0.8V的遵从电压意味着IDAC产生的最大电压将是VDDA—0.8V，无论电流设置或负载电阻。IDAC利用电流镜拓扑，因此在晶体管上产生0.8V损耗。
ODISSEY1

以上来自于百度翻译


     以下为原文
  The compliance voltage of 0.8V means that max voltage produced by IDAC will be Vdda - 0.8V, no matter what current setting or load resistor. The IDAC is utilizing a current mirror topology, hence comes 0.8V loss on a transistor.
/odissey1
举报

更多回帖

5 0 0

相关问答

IDAC 引脚
发帖
电子发烧友APP
|投诉反馈|电子发烧友网
© 2021 bbs.elecfans.com
湘ICP备2023018690号
×
20
完善资料，
赚取积分