FPGA 学习小组
直播中

alexdos

6年用户 804经验值
擅长:可编程逻辑 电源/新能源 嵌入式技术 模拟技术
私信 关注

【FPGA学习】Verilog HDL的语句块应该怎么写

Verilog HDL 在执行语句时分为顺序和并行两种方式。在顺序语句块中,语句按给定次序顺序执行;在并行语句块中,语句并行执行。
顺序语句块的语法和实例如下:
  1. begin
  2. [:block_id{declarations} ]
  3. procedural_statement(s)
  4. end
  5. //实例
  6. //产生波形
  7. begin
  8. #2 Stream = 1;
  9. #5 Stream = 0;
  10. #3 Stream = 1;
  11. #4 Stream = 0;
  12. #2 Stream = 1;
  13. #5 Stream = 0;
  14. end

并行语句块的语法和实例如下:
  1. fork
  2. [:block_id{declarations} ]
  3. procedural_statement(s) ;
  4. join
  5. //实例
  6. //生成波形,生成的波形和前面使用顺序语句块的例子一样
  7. fork
  8. #2 Stream = 1;
  9. #7 Stream = 0;
  10. #10 Stream = 1;
  11. #14 Stream = 0;
  12. #16 Stream = 1;
  13. #21 Stream = 0;
  14. join

更多回帖

发帖
×
20
完善资料,
赚取积分