电子元器件论坛
登录
直播中
杨涛
7年用户
198经验值
私信
关注
时钟抖动对高速链路性能的影响
开启该帖子的消息推送
抖动
通信链路
作者:John Johnson,德州仪器
本文介绍时钟抖动对高速链路性能的影响。我们将重点介绍抖动预算基础。
用于在更远距离对日益增长的海量数据进行传输的一些标准不断出现。来自各行业的工程师们组成了各种委员会和标准机构,根据其开发标准的目标(数据吞吐量和
通信
距离)确定抖动预算;同时还要考虑到组成通信链路的模块的局限性。
图1通信链路—抖动组件
图1 显示了集成有一个嵌入式时钟的典型高速通信链路。每个子系统(时钟、发送器、通道和接收机)都会对整体抖动预算的增加产生影响。子系统抖动包括一个决定性 (DJ) 组件和一个随机组件 (RJ),如图1 所示。为了实现可接受的通信效果,必须满足下列条件:
方程式 1
其中:TJSYS 是总抖动,而 1UI 为1个单位时间间隔(1 比特时间)
总抖动 (TJ) 包括每个子系统决定性抖动和随机抖动的和。由于随机抖动自身的属性,进行这种求和时需要特别注意。随机抖动呈现高斯(随机)分布,并且无边界。因此,随机抖动可表示为一个 RMS 值,并且在规定测量/整合带宽范围内对其进行估算。例如,图1 所示接收机的抖动测量带宽便为 f2 - f1(参见图2)。这是因为接收机锁相环路 (PLL) 追踪 f1 以下的抖动(从而排斥它),而发射 PLL 的频率上限为 f2。从接收机的角度来看,使链路性能降低的随机抖动降至这些限制之间。
图2高速通信链路—随机抖动测量带宽
由于随机抖动是随机过程产生的结果,系统总随机抖动的计算需要进行方和根 (RSS) 计算,如方程式2所示:
方程式2
决定性抖动源和的计算很简单:
方程式 3
最后,可对系统总抖动进行估算,由此可以实现链路预算;但是,还需要做更多的工作。这种计算涉及统计数学。需要用到一种被称之为 Q 因数的参数(参见表 1)。Q 因数的大小具体取决于误码率 (BER),同时还要根据链路性能/可靠性目标来选择。由于随机抖动的无边界属性,(最终)会出现误码。例如,10-8 的 BER 意味着,每发送 100,000,000 比特便会有一个比特被错误解释。现代的通信系统通常会要求一个达到或者超过 10-12 以上的 BER。
系统总抖动(以及链路预算)可使用方程式 4 计算得到:
方程式4
例如,10-14 的 BER 时,总抖动为:
方程式 5
表1Q 因数和误码率
本文讨论了构成总抖动预算的一些参数。下一次,我们将探讨时钟,并研究随机抖动和相位噪声之间的关系。
更多回帖
rotate(-90deg);
回复
相关问答
抖动
通信链路
超低
抖动
时钟
发生器与串行
链
路
系统
性能
的优化
2018-09-05
1885
时钟
抖动
会对
高速
ADC的
性能
有什么影响?
2021-04-08
1977
高速
串行
链
路
系统对信号的影响是什么?
2021-06-10
1344
如何实现低
抖动
采样
时钟
电路的设计?
2021-04-14
1765
基于级联PLL的超低噪声精密
时钟
抖动
滤除技术仿真和研究设计
2019-07-05
1522
高速
时钟
如何驱动串行
链
路
?
2019-02-13
1594
抖动
传递
性能
和相位噪声测量技术
2018-09-19
1650
时间
抖动
的概念及其分析方法介绍
2019-06-04
2314
时钟
发生器的相位噪声和
抖动
性能
为什么会影响到数据转换器?
2019-07-30
2714
测量
时钟
缓冲器的附加
抖动
2018-09-13
2325
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
首页
论坛版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分