adf7242状态转换延迟

   现在在做的一个项目需要数据速率达到1Mbps，看到ADF7242GFSK包传输速率可达2Mbps就选了这个。
   结果今天看手册的时候看到，ADF7242芯片在GFSK包传输模式下，由PHY_RDY模式转换成RX模式时，有个mac_delay_ext要设置成472us，其中包括一个不可跳过的OLC_DYNAMIC延迟为404us，是用于失调校正环路的动态调整，与这个延迟相关的寄存器有OCL_CFG的OCL_FSK_LOCK_tiMEOUT，OCL_BWS等，但是手册直接给了各种模式下的设置值，没有解释分别代表什么，请问可不可以讲这些数值改编成其他数，减小OLC_DYNAMIC所需时间。
   如果这个延迟不发避免，我可不可以通过GFSK的SPORT模式连续传输数据，自己添加同步信息，收端通过在SPORT接口接收的数据中检测同步字接收到数据，如果这样，我担心在连接建立一段时间后会不会因为收发端频率偏移导致数据出错。
   或者，这款芯片到底能不能支持我所需要的传输速率，还望给个建议，谢谢啦~