modesim 仿真出现 error

modsim 仿真出现Unresolved defparam reference to 'altsyncram_component' in altsyncram_component，已经编译了altera常用的几个库

2018-9-1 12:07:18

找到问题了，因为同时编译了verilog和VHDL的库，如果工程里只有verilog，只需要调用verilog的库altera_ver，altera_mf_ver，lpm_ver即可

更多回帖