DCM在FPGA中指的是什么？

DCM就是数字时钟管理单元（ Digital Clock Manager）。DCM 当中包含一个 DLL（延迟锁定电路 Delay-Locked Loop），可以提供对时钟信号的二倍频和分频功能，并且能够维持各输出时钟之间的相位关系，即零时钟偏差。
DCM一般和BUFG配合使用,要加上BUFG,应该是为了增强时钟的驱动能力。DCM的一般使用方法是,将其输出clk_1x接在BUFG的输入引脚上,BUFG的输出引脚反馈回来接在DCM的反馈时钟脚CLKFB上。另外,在FPGA里,只有BUFG的输出引脚接在时钟网络上,所以一般来说你可以不使用DCM,但你一定会使用BUFG。

DCM，是Xilinx FPGA独有的时钟管理单元，可以实现时钟频率综合、相位偏移等功能。在每个器件对应的“Clocking Resources User Guide”能找到详细定义和用法描述
Digital Clock Managers (DCMs) provide advanced clocking capabilities to Spartan-6
FPGA applications. Primarily, DCMs eliminate clock skew, thereby improving system
performance. Similarly, a DCM optionally phase shifts the clock output to delay the
incoming clock by a fraction of the clock period. DCMs optionally multiply or divide the
incoming clock frequency to synthesize a new clock frequency. The DCMs integrate
directly with the global low-skew clock distribution network.