请参阅文档:www.ti.com/.../sprug82a.pdf
share RAM不能做Cache,L1,L2都是DSP CPU上的内存,而Share RAM是芯片内部总线上的一块内存,其时钟为CPU/2但实际访问速度不如L2快,因为在传输路径上经过了SCR及Bridge.
http://processors.wiki.ti.com/index.php/Main_Page
Think Over Before Asking.
http://www.catb.org/~esr/faqs/smart-questions.html#goal
请参阅文档:www.ti.com/.../sprug82a.pdf
share RAM不能做Cache,L1,L2都是DSP CPU上的内存,而Share RAM是芯片内部总线上的一块内存,其时钟为CPU/2但实际访问速度不如L2快,因为在传输路径上经过了SCR及Bridge.
http://processors.wiki.ti.com/index.php/Main_Page
Think Over Before Asking.
http://www.catb.org/~esr/faqs/smart-questions.html#goal
举报