TI论坛
直播中

沈汝

7年用户 241经验值
私信 关注
[问答]

6455+FPGA,数据发送到cache或DDR c6,ce,d6,de,e6,ee,f6,fe错误,其余数据均正常,请问是什么原因导致的?

我有1块板子,6455+FPGA,现在用相机的测试页发送数据给FPGA,FPGA通过EMIF64,EDMA送给DSP,数据是这么发送的:00,01,02....fd,fe,ff.    00,01,02...ff。
发现不管传到cache还是DDR,46变成了47,4e变成了4f,56变成了57,5e变成了5f,66变成了67,6e变成了6f,76变成了77,7e变成了7f,到86就正常了,但到
c6,ce,d6,de,e6,ee,f6,fe又错误了,其余数据均正常。另外一块同样的板子却正常,但问题板有一个地方不一样,就是复位电路改装了一下,就是POR和RESET同时
置高与同时置低,不知道是不是这个原因导致的,请专家帮我看看有啥定位思路或者已经有了案例,多谢!

回帖(2)

李峰

2018-8-2 07:02:15
你好,POR和RESET同时置高,是可以的。但是这两个管脚不要连接在一起。如datasheet上声明Do not tie the RESET and POR pins together。如果说其他电路和软件都一致的板子是正常的,则问题应该是出在该板子的硬件上,最好能用示波器排查一下。
举报

沈汝

2018-8-2 07:11:59
引用: kingnet_52004 发表于 2018-8-2 07:02
你好,POR和RESET同时置高,是可以的。但是这两个管脚不要连接在一起。如datasheet上声明Do not tie the RESET and POR pins together。如果说其他电路和软件都一致的板子是正常的,则问题应该是出在该板子的硬件上,最好能用示波器排查一下。 ...

问题已解决,有数据线短路了,谢谢Titan
举报

更多回帖

发帖
×
20
完善资料,
赚取积分