请教DSP5509A硬件设计问题

1. 是的，另外需要将FSX0配置成输出管脚。可以参考下面的文档第8页。
http://www.ti.com/lit/an/sprab14/sprab14.pdf 

2.  可以的。

3. 不清楚你说的什么原理图。
4. 没有和FPGA连接的原理图。 

感谢你回复！
还有一问，请问：
1、AIC23和5509A通过MCBSP连接时，只使用了DSP的一个时钟脚“CLKR0”，这个时钟脚只是MCBSP的接收时钟，为什么就不再使用CLKX0了？为什么就不需要给AIC23提供CLKX0这个MCBSP发送时钟了？
2、如果CLKR0没有和S10  S14  S20   S24连接，那么比如S10(MCBSP.CLKR)是不是也可以提供接收时钟？

1. 不知道你参考的是什么原理图？TI的5509A EVM原理图是将CLKX0和CLKR0连起来后一起接到AIC23.
http://c5000.spectrumdigital.com/dsk5509a/files/dsk5509a_TechRef.pdf

2.可以，在MCBSP user guide里有说明，SRG的时钟源可以来自外部的CLKR， CLKX，CLKS这些管脚。
The input clock for the sample rate generator (labeled CLKSRG in Figure 3−1)
can be supplied by the McBSP internal input clock or by one of these external
pins: CLKX, CLKR, or (if present) CLKS