TI论坛
直播中

李维洲

7年用户 233经验值
私信 关注
[问答]

硬件是TMS320DM6467 HD 1080P EVM,软件是DVSDK 3.10,请问与VPIF连接的TVP7002输入给6467的是什么格式的信号?

大家好,我现在用的硬件是TMS320DM6467 HD 1080P EVM,软件是DVSDK 3.10。想问下这里与VPIF连接的TVP7002输入给6467的是什么格式的信号。看输入时钟是HD_CLKIN,是BT.1120格式 74.25MHz么?

回帖(4)

乔婧

2018-7-27 08:26:36
你好,
是BT1120。PCLK是由输入给TVP7002的分辨率来决定的.。
举报

李维洲

2018-7-27 08:41:44
引用: 物是人非aaa 发表于 2018-7-27 08:26
你好,
是BT1120。PCLK是由输入给TVP7002的分辨率来决定的.。

你好,谢谢你的回答。我这里芯片驱动初始化时设置的HPLL_divider寄存器值是0x6720。看TI提供的数据手册意思应该是the number of pixels per line为1650的意思吧。而且H-PLL control寄存器写入值为0xA0,PCLK值应该在70MHz-135MHz。EVM的encodedecode程序官网上是要求输入720P的信号的。现在我是否可以确定本DVSDK软件中设置的TVP7002输入给6467的HD_CLKIN信号(应该就是您说的PCLK吧)是74.25MHz呢?输入数据的分辨率应该也可以确定为1280x720吧?
输入格式上可能说的有点简单和重复,但这对我很重要,希望能够得到您的帮助,谢谢。
举报

肖舒

2018-7-27 08:56:53
引用: xiaojiazhu 发表于 2018-7-27 08:41
你好,谢谢你的回答。我这里芯片驱动初始化时设置的HPLL_divider寄存器值是0x6720。看TI提供的数据手册意思应该是the number of pixels per line为1650的意思吧。而且H-PLL control寄存器写入值为0xA0,PCLK值应该在70MHz-135MHz。EVM的encodedecode程序官网上是要求输入720P的信号的。现在我是否可以确定本DVSDK软件中设置 ...

您说的HPLL_divider这个是时钟的分频。PCLK是由解码芯片提供给6467的。建议您可以下载一下TVP7002 EVM的配套调试软件,安装后里面有一个.cmd文件,用记事本打开,里面提供了多种分辨率的参考配置,您可以参考里面的寄存器配置。
举报

李维洲

2018-7-27 09:07:57
引用: WNTWCW417 发表于 2018-7-27 08:56
您说的HPLL_divider这个是时钟的分频。PCLK是由解码芯片提供给6467的。建议您可以下载一下TVP7002 EVM的配套调试软件,安装后里面有一个.cmd文件,用记事本打开,里面提供了多种分辨率的参考配置,您可以参考里面的寄存器配置。

哦,我是想直接使用DVSDK 3.10这个软件,不用TVP7002而是在6467输入端直接给个信号,看能不能显示出来,所以问7002的数据格式。大体上讲6467与7002连接的只有Y/C16位信号和一个时钟信号,输入还是720P的,所以才想到是 74.25MHz 的 BT.1120信号。您所指的7002的配套调试软件不知道是不是CCS的测试软件,那里的循环显示测试文件夹中的.cmd文件我看了,好像没有对于分辨率的描述。而且这样感觉和 encodedecode 程序中7002的配置关系不大。
最后7002在这里是没有外接时钟的,时钟信号由内部产生。我想您所说的PCLK应该就是输入给6467的时钟信号DATACLK吧,否则没有别的解释了。TVP7002的数据手册我找了好久,只有对DATACLK引脚的简单描述没有对其具体数值配置的相关介绍,郁闷了。。。
举报
×
20
完善资料,
赚取积分