关于DDR3的时序（Altera的外部存储器接口手册）

1. 关于突发地址的对齐（Burst-Aligned Address），是指突发时加载的地址，与突发长度之间，正好符合对齐关系。即当前地址address正好指向当前突发范围的边界，例如突发长度size为2时，其对齐边界的地址分别为0，2,4，...；而此时地址端口address上加载的实际地址正好位于这些边缘地址上，称为突发地址对齐（Burst-Aligned Address）
2. 关于突发地址的非对齐（Non Burst-Aligned Address），是指突发命令的地址address，并没有位于上述的突发边界上，例如突发长度为2，而实际加载的突发地址address，确是1,3，5等等。此时，DDR3是按照首地址递增的，即突发地址为1，则实际访问地址1和地址2,；突发地址为3，则实际访问地址3和地址4
3. 关于带有间隙的读写突发（Read/Write With Gaps），是指相邻的两次突发命令之间，有时间空档。这种带间隙的本地突发，反映在dq总线上，就会产生出dq上的空闲周期。导致访问效率降低。