FPGA|CPLD|ASIC论坛
直播中

晓灰灰

7年用户 436经验值
擅长:可编程逻辑 嵌入式技术 EDA/IC设计 接口/总线/驱动
私信 关注
[经验]

在同步电路中影响性能都有哪些方面呢?传输延迟,惯性延迟怎么形成的呢?映射到硬件上怎么形成这种现象呢?

在同步电路中影响性能都有哪些方面呢?传输延迟,惯性延迟怎么形成的呢?映射到硬件上怎么形成这种现象呢?
答:

在连续分析课程中,我们将介绍,信号在系统中全时间轴连续取样点上的分布规律,工具和重要特征。

一根导线,如果理想化,没有分布电阻,没有分布电感和分布电容,这在实际中是不存在的。但如果这样一根理想的导线,在其输入端加载频率可变的信号源,在接收端,观察收到的信号。

理想情况下,无反射,无串扰,无衰减。则输入端信号的电压/电流特性在输出端完整体现。例如输入端无论是10M,100M,1G或100G的波形,在输出端均无失真的得到。

但,即便是理想传输线,输出和输入也一定有一个特性不同,就是时间特性。

电磁波在真空中的传输速度接近光速,而高速电路的电磁波的四分之一波长,的确有可能接近实际的电路板尺寸。因此,传输时间不可以忽视。这就是传输延迟(Transport Delay)。

在理想传输线情况下,输出端信号,应该有一个相对于输入为TransportDelay的右移。

至于惯性延迟,则要将这根理想传输线,回到人间,它就一定有分布感抗特性,这个分布感抗,会使得输入信号的某些频谱能够以比较低的衰减通过,另外一些则会以比较高的衰减通过。

经过惯性延迟,输出端信号不能够得到与输入端完全相同的频率特性,或者高端信号丢失了,或者低端信号丢失了。

在具有惯性延迟构成的连续信号系统中,输入端为了正确的工作,就要去以比较低的频率特性工作,以吻合惯性延迟的特性。

惯性延迟的这种非线性特性,不仅是分布感抗,而且三极管的时钟输出时间,建立保持时间等,均属于惯性延迟。系统要正常工作,就必须在惯性延迟约束的范围内工作;反之,需要提供工作速度,就需要减少系统的惯性延迟和传输延迟。

以上这些内容,应该在连续信号分析课程中重点讨论。



回帖(1)

晓灰灰

2018-3-9 16:02:15
在连续分析课程中,我们将介绍,信号在系统中全时间轴连续取样点上的分布规律,工具和重要特征。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分