FPGA|CPLD|ASIC论坛
登录
直播中
家门口
9年用户
10经验值
擅长:可编程逻辑 测量仪表 EDA/IC设计 处理器/DSP 接口/总线/驱动
私信
关注
[经验]
TDC(time-to-digital converter)中进位线级联测量时间
进位链
我用下面的代码实现了一个一位加法器,然后将一位加法器级联来实现进位线的级联来使时间测量,但是我用modelsim做时序
仿真
,每级延时时间将近1ns
module module_add
(
input a,
input b,
input cin,
output sum,
output cout
);
wire buff;
assign buff=a^b;
assign sum=buff^cin;
assign cout=(buff)?cin:(a&b);
endmodule
更多回帖
rotate(-90deg);
回复
相关帖子
进位链
Time-to-Digital-Converter
应用指南
2
Configuring the MAX35101
Time-to-Digital
Converter
as an Ultrasonic Water Meter
1306
被ISSCC接收的
Digital
to
Time
Converter
是如何设计的?
2073
MS1022高精度
时间
测量
TDC
电路
1763
Analog-to-
Digital
Converter
Gr
6
通过
时间
测量
芯片
TDC
-GP2
测量
IGBT导通延迟
时间
11794
建立
时间
和保持
时间
(setup
time
和 hold
time
)
5818
GPS
测量
技术在像片
联测
中的应用
0
MS1022高精度
时间
测量
(
TDC
)电路
2926
Analog-to-
Digital
Converter
(模数转换器)的使用
819
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
首页
论坛版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分