FPGA|CPLD|ASIC论坛
直播中

家门口

9年用户 10经验值
擅长:可编程逻辑 测量仪表 EDA/IC设计 处理器/DSP 接口/总线/驱动
私信 关注
[经验]

TDC(time-to-digital converter)中进位线级联测量时间

我用下面的代码实现了一个一位加法器,然后将一位加法器级联来实现进位线的级联来使时间测量,但是我用modelsim做时序仿真,每级延时时间将近1ns
module module_add
(
input a,
input b,
input cin,
output sum,
output cout
);
wire buff;
assign buff=a^b;
assign sum=buff^cin;
assign cout=(buff)?cin:(a&b);
endmodule


更多回帖

发帖
×
20
完善资料,
赚取积分