本帖最后由 vitality9627 于 2017-9-25 18:17 编辑
1、关于直接通过此仿真器更新Altera 配置芯片
如果目标板卡上引出AS接口来，可以通过此下载线和配套的自研上位机烧写软件实现对配置芯片的快速烧写，
原理如下：
AS接口上有几个信号是来控制FPGA对应配置芯片的几个配置管脚的，通过将相应信号给固定到一个合适的电平
状态，此时FPGA的所有管脚处于三态状态，通过上文中所述的下载线连接AS接口，下载线USB连接到电脑上，
PC机运行专用软件，软件里可选择配置芯片型号或自动获取，选择待烧写的编程文件，完成烧录即可。目标板断电，拔掉AS口，则新烧写的逻辑开始运行。
注意到：一般altera生成的文件为pof，jic等格式，使用此种方式烧写的时候需要转化为RPD格式的文件，如何转换
可参见quartus convert programming files相关选项。试想一下30M的SPI速度，烧写一个配置芯片的速度提高是非常显著的，尤其是量产时。
顺便提示：
必须要把AS上插的线拔掉后，FPGA再上电才能重新加载起来，大家可以想想是为什么？
2、关于直接通过此仿真器更新xilinx 配置芯片
只针对配置芯片为SPI型的而言如N25Q128,N25Q256等系列。由于xilinx FPGA没有专用的配置AS接口，一般烧写配置文件均通过jtag方式添加mcs文件 烧写，如果玩过xilinx V6 V7系列高端芯片的可以回忆下烧写时间的漫长的等待过程。直观看没有办法通过外部的方式来直接更新FLASH里的配置信息，其实我们可以通过将FLASH的几根线引出插针来连接上文中所述的此专用下载线来更新，具体信号包括CLK，CS，MOSI，MISO。细心的朋友可能会问了，我通过外部的专用下载线更新FLASH如何保证控制FLASH的这几根线不出现多源驱动（即外部下载线也输出、FPGA本身也输出）对顶从而导致损坏芯片的情况？这种情况就涉及到XILINX加载模式了，一般挂接SPI FLASH配置芯片，xilinx加载模式设置的为Master SPI模式，如果是这样必然会对顶，无法通过外围专用下载线成功操作，怎么办？我们可以在更新配置flash的过程时，将xilinx的加载模式设置成JTAG模式（更改M[2:0]电平值，通过跳线或其余便携方式），此时关于配置的CLK CS MOSI MISO 对应的FPGA管脚均处于输入高阻状态，PC端专用软件可通过上文中所述的专用下载线实现对xilinx 配置芯片的直接烧写与更新。
xilinx加载配置讲解文档可见官方 ug470。
至于这两种方式的意义主要是针对配置文件较大、且需要烧写更新很多个（量产）的情况下提高效率而言的。
本帖最后由 vitality9627 于 2017-9-25 18:17 编辑
1、关于直接通过此仿真器更新Altera 配置芯片
如果目标板卡上引出AS接口来，可以通过此下载线和配套的自研上位机烧写软件实现对配置芯片的快速烧写，
原理如下：
AS接口上有几个信号是来控制FPGA对应配置芯片的几个配置管脚的，通过将相应信号给固定到一个合适的电平
状态，此时FPGA的所有管脚处于三态状态，通过上文中所述的下载线连接AS接口，下载线USB连接到电脑上，
PC机运行专用软件，软件里可选择配置芯片型号或自动获取，选择待烧写的编程文件，完成烧录即可。目标板断电，拔掉AS口，则新烧写的逻辑开始运行。
注意到：一般altera生成的文件为pof，jic等格式，使用此种方式烧写的时候需要转化为RPD格式的文件，如何转换
可参见quartus convert programming files相关选项。试想一下30M的SPI速度，烧写一个配置芯片的速度提高是非常显著的，尤其是量产时。
顺便提示：
必须要把AS上插的线拔掉后，FPGA再上电才能重新加载起来，大家可以想想是为什么？
2、关于直接通过此仿真器更新xilinx 配置芯片
只针对配置芯片为SPI型的而言如N25Q128,N25Q256等系列。由于xilinx FPGA没有专用的配置AS接口，一般烧写配置文件均通过jtag方式添加mcs文件 烧写，如果玩过xilinx V6 V7系列高端芯片的可以回忆下烧写时间的漫长的等待过程。直观看没有办法通过外部的方式来直接更新FLASH里的配置信息，其实我们可以通过将FLASH的几根线引出插针来连接上文中所述的此专用下载线来更新，具体信号包括CLK，CS，MOSI，MISO。细心的朋友可能会问了，我通过外部的专用下载线更新FLASH如何保证控制FLASH的这几根线不出现多源驱动（即外部下载线也输出、FPGA本身也输出）对顶从而导致损坏芯片的情况？这种情况就涉及到XILINX加载模式了，一般挂接SPI FLASH配置芯片，xilinx加载模式设置的为Master SPI模式，如果是这样必然会对顶，无法通过外围专用下载线成功操作，怎么办？我们可以在更新配置flash的过程时，将xilinx的加载模式设置成JTAG模式（更改M[2:0]电平值，通过跳线或其余便携方式），此时关于配置的CLK CS MOSI MISO 对应的FPGA管脚均处于输入高阻状态，PC端专用软件可通过上文中所述的专用下载线实现对xilinx 配置芯片的直接烧写与更新。
xilinx加载配置讲解文档可见官方 ug470。
至于这两种方式的意义主要是针对配置文件较大、且需要烧写更新很多个（量产）的情况下提高效率而言的。
举报
