举报
举报
举报
引用: zhq420923 发表于 2017-8-31 08:39
fifo的存储深度是多少，有可能是存储数据满了导致丢数
举报
举报
引用: zhq420923 发表于 2017-8-31 20:06
”如果从ROM中连续写入fifo，labview接收数据就是正确的“，这个是测试过的么，那检测一下AD采集端，采集端有没有可能丢数据。
”signal tapii 里观察数据无丢失“，是fifo读出的数据没有丢失么
确认一下fifo读取的是没有数据，还是读取的数据就是0x00 ...
举报
举报
引用: zhq420923 发表于 2017-9-1 15:22
可以给写fifo设置一个深度，例如fifo1写满100个字节，就切换到fifo2，然后开始读fifo1，读满100个字节或者读空为止；
”程序有时并没有正常运行，条件到了，本应该读数了，但它读了一个就过了“，是读了一个字节就退出了么，如果是低速的话，时序一般还好，可以看下时序报告，然后检查一下读fifo这一块的逻辑 ...
举报
举报
引用: zhq420923 发表于 2017-9-1 17:20
这个。。时钟速率不高啊，警告还这么多，时序警告好像有点严重，fifo读写这一块写的很复杂么，优化一下吧；
可以用signaltap看一下读fifo异常退出时的情况，抓几个关键信号看下
举报
引用: zhq420923 发表于 2017-9-11 13:32
PFGA资源够的话，把FIFO深度设置为超过4000，或者生成一个比如8000byte深度的rom，将rom里面的数据读取出来用labview显示，看有没有丢数据；
或者调试一下，改用串口打印数据，看有没有丢数据；
举报
引用: 若愚JX 发表于 2017-9-11 14:36
FIFO深度最大只能设置为4K
举报
举报
更多回帖
