电路设计论坛
400万+工程师在用
华为|鸿蒙开发者日
直播报名
400万+工程师在用
华为|鸿蒙开发者日
直播报名

kdyhdl

4年用户 226经验值
擅长:PCB设计
私信 关注
[资料]

高速PCB设计软件allegro16.6版本约束管理界面讲解

2016-12-21 10:20


       cadence约束管理器在PCB设计规则设置中是必不可少的,它也称为DRC检查规则,用来确定电路板的走线规则是否符合PCB设计要求。本节主要是给大家介绍约束管理器的6个界面。

首先,可以通过菜单Setup/constraints/Constraint Manager…或者点击图标 2016_12_20_1482200678_930859.jpg进入约束管理器。

电气规则设置界面
1
约束管理器1.jpg

Electrical:电气规则设置选项,在Electrical  Constraint  Set中设置不同的电气规则,在Net下将前面的规则赋予需要的网络

物理规则设置界面
2
约束管理器2.jpg
Physical:物理规则设置选项,在Physical  Constraint  Set中设置不同的物理规则,在net下将前面的规则赋予需要的网络;其中Region 是区域规则,主要针对BGA、引脚间距小、出线密度高的器件,需绘制一个区域框并赋予区域规则,区域内线宽和间距都可能小于区域外,物理规则下能够赋予物理规则。

间距规则设置界面
3
约束管理器3.jpg
Spacing:间距规则设置选项,在Spacing  Constraint  Set中设置不同的物理规则,在net下将前面的规则赋予需要的网络,Net Class-Class是设置网络类之间的间距,补充网络间距之间的不足。Region中可以赋予区域间距规则。

同名网络间距规则设置界面
4
约束管理器4.jpg
Same Net Spacing:同名网络间距设置选项,即一个网络本身之间的间距,主要是在需要绕线时运用。
属性设置界面
5
约束管理器5.jpg

DRC界面
6
约束管理器6.jpg

DRC:DRC错位查看选项,能够查看不同规则下错误的数量和位置,以及和错误相关的规则约束条件。

      对高速PCB设计软件 cadence16.6版本约束管理器界面进行介绍完毕后,下期继续为大家介绍与网络有关的约束与规则的讲解。


回帖(5)

尧建堂

2016-12-21 15:41:06
可惜是英文板的

2016-12-23 08:21:26
是英文板的是英文板的

kdyhdl

2016-12-23 17:02:47
引用: however1241 发表于 2016-12-23 08:21
是英文板的是英文板的

是的,英文版可是是个难啃的东西,小白刚学layout设计是都很苦逼的

2016-12-24 08:15:48
恩  还需好多的努力

kdyhdl

2016-12-26 16:51:40
引用: however1241 发表于 2016-12-24 08:15
恩  还需好多的努力

加油,多谢关注

更多回帖

打开APP