[资料]

【锆石A4 FPGA试用体验】IP核之RAM（三）SignalTap II仿真

2016-10-3 21:40:50 4118 Altera FFT IP核

0 本帖最后由 jinyi7016 于 2016-10-15 16:31 编辑随机存取存储器（randomaccess memory，RAM）又称作“随机存储器”，是与CPU直接交换数据的内部存储器，也叫主存(内存)。它可以随时读写，而且速度很快，通常作为操作系统或其他正在运行中的程序的临时数据存储媒介。存储单元的内容可按需随意取出或存入，且存取的速度与存储单元的位置无关的存储器。这种存储器在断电时将丢失其存储内容，故主要用于存储短时间使用的程序。按照存储单元的工作原理，随机存储器又分为静态随机存储器（英文：StaticRAM，SRAM)和动态随机存储器（英文Dynamic RAM，DRAM)。 RAM电路由地址译码器、存储矩阵和读写控制电路三部分组成. 存储矩阵由触发器排列而成，每个触发器能存储一位数据(0或1)。通常将每一组存储单元编为一个地址，存放一个“字”；每个字的位数等于这一组单元的数目。存储器的容量以“字数×位数”表示。地址译码器将每个输入的地址代码译成高(或低)电平信号，从存储矩阵中选中一组单元，使之与读写控制电路接通。在读写控制信号的配合下，将数据读出或写入。新建调试仿真文件。 File--> New --> SignalTap II Logic Analyzer File. 添加 time_cnt、address、wren、wrdata、rden、rddata信号到节点列表中。配置采样时钟为CLK_50M，采样深度就2K 设置好后，重新编译工程，下载sof文件到开发板。得到如下的波形。通过查看波形，在wren信号上升沿时，wrdata向ram写入了32个数据。在rden上升沿时，rddata从RAM中读取了32个数据，并且与写入的数据是对应的。 0
举报淘帖0 只看该作者相关推荐 • 【锆石A4 FPGA试用体验】锆石A4智能家庭娱乐系统-结项报告 4439 • 【锆石A4 FPGA试用体验】配置一个适合您的开发环境 4176 • 【锆石A4 FPGA试用体验】锆石A4 FPGA弹奏世界名曲 5216 • 【锆石A4 FPGA试用体验】锆石科技-A4 FPGA开发板开箱鉴赏 10988 • 【锆石A4 FPGA试用体验】锆石科技-A4 FPGA开发板开箱鉴赏-您将得到的是一门技术 4600 • 【锆石A4 FPGA申请】锆石 A4 FPGA VR体感势能交互仪 2146 • 【锆石A4 FPGA试用体验】IP核之FIFO（三）SignalTap II仿真 3778 • 【锆石A4 FPGA试用体验】——小炮与锆石A4的故事（7）——软核学习——Qsys入门 4115 • 【锆石A4 FPGA试用体验】IP核之PLL（三）SignalTap II仿真 3209 • 【锆石A4 FPGA试用体验】SignalTap II使用 2968 2条评论发表评论只看该作者