完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
职位内容：
参与视频编解码和数据压缩IP的设计和验证 参与相关IP的集成与整合 参与前端设计流程 职位要求： 硕士学历 熟悉verilog及一般IC设计流程，FPGA验证流程 对多媒体芯片设计有兴趣 具备投片经验者优先 具备数据压缩算法经验者优先 有兴趣的同学请发简历到: guangzhen.li@mediatek.com ; jobs.bj@mediatek.com 
0
|
|
相关推荐 |
|
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2165
评论
淘帖
0
13889
