完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
|
我想做的并行化具体是:一边在DMA控制下,ADC采集传输;另一边CPU对上一周期(每个周期1024次采集)采集的数据进行处理。若本次数据采集传输先于上次数据处理完成,则停等。
问题一:如何做双缓存区?因为DMA在初始化时,需要在一个结构体里填缓存区的首地址,那我现在轮流用两个缓存区,如何解决? 问题二:我现在打算用的硬件是STM32F429ZI,有两个支持DMA的ADC,我打算一个ADC一个缓存区,轮流用两个ADC,这样解决问题一。就是输出一根线分开连两个DAC会有什么问题吗(两个ADC并联且只有一个时间只有一个在使用)? 问题三:初始化过程中的使能函数太多了,我想采集一个周期后,停止,再重新配置,开启。应该怎样操作? 谢谢你的回答! |
|
相关推荐
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
401 浏览 0 评论
533 浏览 0 评论
STM32F405驱动DS1302时钟模块,输出时间错乱该怎么排查?
4253 浏览 2 评论
stm32f405rgt6驱动DS1302ZN出现时间错乱问题
3059 浏览 1 评论
stm32用fsmc读取ad7606采集数据,数据不变,只有开发版复位才更新数据
2602 浏览 0 评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-9 15:11 , Processed in 0.848357 second(s), Total 38, Slave 31 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
569