完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
3801
第一个问题是圆圈1：为什么要clk啊？我觉得不用也可以。个人觉得。 第一个问题是圆圈2：这句话是什么意思啊？ 第一个问题是圆圈3：为什么要if这句呢？为什么不可以是直接的if（！key） led=~led； 会哪个帮我回答那个好了。谢谢拉啊 
0
|
|
相关推荐
12个回答
|
|
|
这是verilog不是C
|
|
|
|
|
|
|
|
|
|
|
|
verilog和C的区别很大，，就说说你的问题3：verilog是并行操作，，不是顺序进行的，，，，
|
|
|
|
|
|
但是在always里面是顺序的 啊 |
|
|
|
|
|
先复位，，再进行其他操作了那
|
|
|
|
|
|
|
|
|
|
|
|
module key(rst_n,clk,key,led);//key:模块名称，rst_n、clk、key、led：信号名称
input rst_n;//输入复位信号，rst_n只是一个名称，关键是在调用模块时传递进来的信号； input clk;//输入时钟信号； input key;//输入按键信号； output led//输出点灯信号：高低电平使灯闪烁； reg led;//因为需要改变输出信号的状态，所以需要申明为reg； always @(posedge clk or negedge rst_n)begin//当时钟的上升沿或复位信号下降沿执行 if(!rst_n)//这儿就是你提的第2个问题：首先，只有时钟上升沿和复位下降沿才执行这里面的内容， led<=1'b0;//其次，当复位下降沿的时候，检测到的rst_n就为低电平，所以!(取反)为1，就执行初始化赋值 else if(!key)//当key为低电平 led<=~led;//改变电平值 end /* 模块的主要作用就是按KEY使LED灯状态改变。 几点忠告： 1.FPGA注意时序的概念； 2.FPGA注意并行的概念； 3.FPGA注意模块的概念； 4.不懂的可以自己仿真(ISE.Modlesim)查看结果； 5.多看基本的资料，使得自己入门才能更好的沟通，学习是要靠自己的。 */ |
|
|
1 条评论
|
|
|
|
|
|
|
|
九章融碎心平凡 发表于 2013-8-25 00:34 谢谢啊。我懂了。 |
|
|
|
|
|
|
|
|
2013-8-27 22:41:46
评论
|
|
|
实用的学习资料，谢谢分享！
|
|
|
2013-8-28 09:08:36
评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计50：主要功能测试结果与分析2 nvmePCIe高速存储
252 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49：主要功能测试结果与分析1
1501 浏览 0 评论
907 浏览 0 评论
855 浏览 0 评论
658 浏览 0 评论
4427 浏览 63 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
1040
赞
