[问答]

With mismatch in relational operator

2436

问答对人有帮助，内容完整，我也想知道答案 0 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity fp is generic (data_width : integer := 8 ); port(input : in std_logic_vector(data_width-1 downto0); clk_in : instd_logic; clk_out :out std_logic); end entity fp; architecture div of fp is signal clk_outQ : std_logic ; signal coutQ : std_logic_vector (data_width - 1downto 0); signal cout1,cout2 : std_logic_vector(data_width - 1downto 0); signal clk1,clk2 : std_logic; signal a : std_logic; begin ------------------------------------------------- process(clk_in) begin ifclk_in'event and clk_in = '1' then if coutQ< (conv_integer(input) - 1) then coutQ <=coutQ + 1; else coutQ<= (others => '0'); end if; end if; end process; --------------------------------------------------- process(coutQ) begin if coutQ <(conv_integer(input))/2 then clk_outQ<= '0'; else clk_outQ<= '1'; end if; end process; --------------------------------------------------- process(clk_in)------rising edge begin if clk_in'event and clk_in='1' then if cout1 <(conv_integer(input)-1) then cout1 <=cout1 + 1; else cout1<= (others => '0'); end if; if cout1 <(conv_integer(input)-1)/2 then clk1 <='1'; else clk1<= '0'; end if; end if; end process; --------------------------- process(clk_in)------falling edge begin if clk_in'event and clk_in='0' then if cout2 <(conv_integer(input)-1) then cout2 <=cout2 + 1; else cout2<= (others => '0'); end if; if cout2 <(conv_integer(input)-1)/2 then clk2 <='1'; else clk2<= '0'; end if; end if; end process; --------------------------- process(clk_outQ,clk1,clk2) begin if((conv_integer(input) mod 2)=0) then clk_out<= clk_outQ; else clk_out<= clk1 or clk2; end if; end process; end architecture div; 总是说不能编译。With mismatch in relational operator。我用了中间变量把IF里面的换出来也不行。帮忙改改。。。。 0 已退回1积分
2013-7-31 10:36:11　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 60user141 该类别下有 20 个回答，其中被选为最佳答案 2 次。邀请回答 Dipper123321321 该类别下有 12 个回答。邀请回答 bisong13 该类别下有 7 个回答。邀请回答 Songki 该类别下有 7 个回答。邀请回答 sihanxie 该类别下有 7 个回答。邀请回答 hu_wfllllfllllf 该类别下有 6 个回答。邀请回答 loujie39 该类别下有 6 个回答。邀请回答斯图尔特233 该类别下有 6 个回答。邀请回答 159260094589010 该类别下有 5 个回答。邀请回答 456162dss 该类别下有 5 个回答。邀请回答李晓云该类别下有 5 个回答。邀请回答 asd6165355 该类别下有 4 个回答。邀请回答王宸冬该类别下有 4 个回答。邀请回答 60user80 该类别下有 4 个回答。邀请回答左莫12138 该类别下有 3 个回答。邀请回答 yanzhibo7554 该类别下有 3 个回答。邀请回答 h1654155957.9433 该类别下有 3 个回答。邀请回答 dingyang598 该类别下有 3 个回答。邀请回答 happydak 该类别下有 3 个回答。邀请回答吴梦琪该类别下有 3 个回答。邀请回答举报 xianyangrui 相关推荐 • stm32 SWD烧写遇到Contents mismatch at: 08000000H 29603 • cadence16.6----------Check Bus width mismatch 13976 • Check Bus width mismatch 8615 • complex signal mismatch 4883 • DRC检测时报错：Check Bus width mismatch 34601 • 请问stm32f030f4p6 RTC与ADC的资源有冲突吗，我烧不进去 4992 • 在AD2S1210中LOS阈值，DOS overrange阈值和DOS mismatch阈值是和Monitor信号进行比较吗？ 2001 • 测试STM32L4R5中出现编译终止 3187 • STM32F746程序镜像大于1MB时，同时使用IROM1和IROM2下载失败是为什么？ 160 • 如何用mismatchflag去仿运放的失调？怎么调用mismatch模型？ 3309