寻找对RISCV众核并行计算感兴趣的伙伴、朋友

一、我们在RISCV众核并行计算方案包括：

1、众核芯片

自研RISCV CPU IP，和自研NOC IP（片上网络），在单一芯片上利用NOC IP连接几十/几百/几千个以上的CPU核，组成众核芯片。

2、智能并行编译器

基于开源的GCC改装，研发智能并行编译器，能将传统的C/C++等变成“并行编程语言”。不改变语言语法，程序员通过链接脚本指定哪些函数是并行函数（线程函数），编译器自动将每个线程函数分配到不同的CPU上并行运行。使C/C++/Verilog/Java/OpenCL等也变成并行编程语言，即传统编程语言的并行化。

多核间通信方式包括共享变量自动复制，事件通知，远程函数调用，队列和旗语等方式。

二、此方案适用于RISCV+AI；低功耗、低延迟、高并发场合；硬件仿真加速芯片方案，可以并行运行verilog的initial/always进程；以及其它并行场景。

三、此方案的特点有：

1、编程简单、灵活。

GPU数据并行能力强大，但控制并行复杂，处理“分支，递归，循环”困难。而众核芯片支持数据并行和控制并行编程更灵活——各个线程函数不会再共享代码，各个线程独立执行，所以可以方便的处理“分支，递归，循环”。

2、能同时支持多个维度的并行：多核、硬件多线程、多发射。

3、调试简单：有类似CPU的调试界面。

4、支持裸机（无操作系统）下的并行编程，时序控制精准。

如果大家对此架构感兴趣或有实际需要，此项目有开源版本，回帖不及时，最好联系18626199927（VX及Phone）/win32c@sina.com，欢迎交流。