|
本博文主要交流设计思路,在本博客已给出相关博文177篇,希望对初学者有用。 注意这里只是抛砖引玉,切莫认为参考这就可以完成商用IP设计。
续上,为便于查看,给出表1部分 表1 RoCE v2原语功能验证测试项与测试步骤
测试步骤4的关键波形如图4所示,当提交队列非空时,RoCE v2发送模块提取提交队列条目、组装数据包并发送,由于提交队列中的条目为WRITE,需要通过DMA控制器 与AXI BRAM IP进行交互并读取数据。图中红框标出的从上至下依次为AXIS数据包发送、AXI4读地址通道及读数据通道,符合设计预期,验证通过。
图4 WRITE数据包数据读取、组装及发送波形图
测试步骤5的关键波形如图4.16所示,当提交队列非空时,RoCE v2发送模块提取提交队列条目、组装数据包并发送,由于提交队列中的条目为READ,并不需要读取数据,只需要将指令中的内容组装为数据包即可。符合设计预期,验证通过。 图5 READ数据包组装及发送波形图
B站已给出相关性能的视频,如想进一步了解,请搜索B站用户:专注与守望
https://www.bilibili.com/video/BV1mPV5eCE8z/?spm_id_from=333.337.search-card.all.click&vd_source=c355545d27a44fe96188b7caefeda6e7
|