【高云GW5AT-LV60 开发套件试用体验】SC130GScmos模块与LVDS屏和HDMI输出例程测试报告

本次测试SC130GScmos模块图像采集与LVDS屏和VGA输出功能，由于本人最终需要基于SC130cmos做图像处理，因此此次测试为项目前期基础实验。在例程测试初期就发现了几个问题：
1.综合时卡在管脚复用报警，查阅资料发现，需要对IDE进行对应配置，具体方式如下：
IO 复用设置
2.按图设置后不再报警，但综合缺卡在了布局布线
但如上篇测试的LED控制等简单应用确没有这个问题，在询问高云技术支持后，发现是云源IDE版本问题。我安装的是官网最新的V1.9.11.02，但这个版本可能优化的不好，使用它之前的V1.9.11版本则综合通过：
并且经过阅读资料，为保证测试DEMO综合结果与预期一致，还需设置以下部分：
Verilog 版本设置:2001

布线布局策略设置：当编译后的时序不满足要求时，可以尝试修改布线布局策略。
a) 调整 Place Option：2

b) 调整 Route Option：1

固化程序启动速度设置：35MHz

LVDS屏显示SC130cmos图像效果如下：

cmos数据位mipi接口，通过lvds物理差分对将图像数据化传入FPGA差分输入io，且FPGA内部II2C控制模块对CMOS进行参数配置，图像数据经过FPGA内部IP进行MIPI解析转为DVP并口数据，再通过DDR缓存输入屏或HDMI控制模块并输出图像显示。
我们现在拿到了DVP图像，需要验证其时序就得用到高云的Oscilloscope：

具体教程可见官方文档：https://cdn.gowinsemi.com.cn/SUG114.pdf
在进行一些配置后，得到实时逻辑分析：


从中我们可以清晰的看出来，解析出来的DVP数据中每一行的实际像素为1280个，但因为LVDS·分辨率为1024*600，所以将输出给屏的行信号裁剪，输出每一行中心部分的1024个像素，并同时裁剪行同步信号的位置只输出600行，与程序向对应。下一步即可对图像数据进行处理，见下一篇测试报告。