完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
0
|
|
相关推荐
3个回答
|
|
|
最好抓个波形出来看看. LCLK是否有问题?
可能有几个原因: 1. PCB布线引起的. 阻抗连续性问题. 2. AFE5805的供电是否干净,可能影响内部PLL.建议全部采用LDO供电 3. 输入的时钟是什么样的? 4.最后,可以按手册里面P21要求,在初始化AFE5805后,再配置相关的寄存器. |
|
|
|
|
|
是不是你的输入采样时钟占空比没有控制在50%？如果采样时钟的占空比偏出了45%~55%可能会出问题。芯片内有个占空比纠正电路可以解决这个问题。但这一位的功能在默认状态下是禁止的，需要在上电后使能才起作用。可以通过设置寄存器42中的EN_DCC位来打开这个功能。
|
|
|
|
|
|
AFE5805是一款高速模数转换器（ADC），在处理高速信号时，确实可能会出现占空比畸变的问题。以下是一些建议，可以帮助您解决这个问题：
1. 检查时钟源：确保您的采样时钟源稳定且无噪声。如果可能的话，使用低相位噪声的时钟源，如温度补偿晶体振荡器（TCXO）或相位锁定环（PLL）。 2. 时钟分频：如果采样频率高于35MHz，可以考虑使用时钟分频器降低FCLK信号的频率。这样可以降低时钟信号的占空比畸变风险。 3. 优化电源设计：确保AFE5805的电源稳定且无噪声。使用低阻抗电源和去耦电容可以有效降低电源噪声对ADC性能的影响。 4. 布局和布线：优化PCB布局和布线，减少信号线之间的串扰和电磁干扰。特别是对于高速信号，使用差分信号线和地线可以降低干扰。 5. 检查负载：确保AFE5805的输出负载在规定范围内。过高的负载可能导致信号畸变。 6. 软件滤波：在软件层面，可以尝试使用数字滤波器对ADC输出信号进行处理，以减少占空比畸变的影响。 7. 固件更新：检查是否有针对AFE5805的最新固件更新，这些更新可能包含针对此类问题的修复。 8. 技术支持：如果以上方法都无法解决问题，可以联系AFE5805的制造商，寻求技术支持和解决方案。 通过以上步骤，您可以尝试解决AFE5805在高采样频率下的FCLK信号占空比畸变问题。希望这些建议对您有所帮助。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
584 浏览 0 评论
1641 浏览 0 评论
2080 浏览 0 评论
为啥BQ7693003DBTR芯片在和BQ769X0盒子通讯时收不到信号？
1533 浏览 0 评论
DSP 28027F 开发板 XDS100v2调试探针诊断日志显示了 Error -150 (SC_ERR_FTDI_FAIL)如何解决
1372 浏览 0 评论
AT32F407在USART2 DMA发送数据时，接包接到了要发送的数据，程序还是处于等待传输完成的标识判断中，为什么？
1782浏览 29评论
2810浏览 23评论
请问下tpa3220实际测试引脚功能和官方资料不符，哪位大佬可以帮忙解答下
1742浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方，寻求答疑
1653浏览 14评论
两个TMP117传感器一个可以正常读取温度值，一个读取的值一直是0，为什么？
1668浏览 13评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
290
评论
淘帖
371
