完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
0
|
|
相关推荐
4个回答
|
|
|
在初始化时，向CR1的BIT1写1，将SYNC复位一下试试。
|
|
|
|
|
|
你是指你的RD是由CONV_CLK经处理后产生的？
任何ADC从片选选通后到，数据稳定，都会有一个时间过程的。 datasheet中列出了Access time, last CS valid to data valid最长时间是10ns |
|
|
|
|
|
原理上是的，此时MUX会将ADC的输入接到三种内部电压中的一种。而不是接到输入引脚上了。
|
|
|
|
|
|
THS1209是一款高速模数转换器（ADC），在TestMode下，它的行为可能会有所不同。以下是针对您提出的问题的解答：
1. 在TestMode下，为什么有SYNC输出？而且输出频率与CONV_CLK频率不相关。 在TestMode下，SYNC输出可能是由于内部测试逻辑或时钟分频器产生的。这种输出可能与CONV_CLK频率无关，因为它可能是由内部时钟或测试模式特定的逻辑产生的。在这种情况下，SYNC输出的频率可能是固定的，或者在一定范围内变化，这取决于THS1209的内部设计。 2. 读数据的过程中，/RD信号为由CONV_CLK经过延时产生。/RD低电平的半周期内，数据线上的数据不是稳定的，而是有几次方波样的跳变。 这种现象可能是由于/RD信号的生成过程中存在时序问题。在/RD低电平的半周期内，数据可能还没有完全稳定，导致数据线上出现方波样的跳变。这可能是由于CONV_CLK信号的延时或/RD信号的生成逻辑导致的。为了解决这个问题，可以尝试调整时序参数或优化/RD信号的生成逻辑。 3. 在TestMode下，Control Register0的bit7-3的设定是否可以为任意值？ 在TestMode下，Control Register0的bit7-3的设定可能受到限制。这些位通常用于控制ADC的工作模式、采样率、分辨率等参数。在TestMode下，这些位的设定可能受到限制，以确保ADC能够正常工作。因此，在TestMode下，这些位的设定可能需要遵循特定的规则或限制。建议查阅THS1209的数据手册，了解在TestMode下这些位的具体设定要求。 总之，THS1209在TestMode下的行为可能与正常工作模式有所不同。为了确保ADC能够正常工作，建议仔细阅读数据手册，了解在TestMode下的具体要求和限制。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
549 浏览 0 评论
1613 浏览 0 评论
2047 浏览 0 评论
为啥BQ7693003DBTR芯片在和BQ769X0盒子通讯时收不到信号？
1513 浏览 0 评论
DSP 28027F 开发板 XDS100v2调试探针诊断日志显示了 Error -150 (SC_ERR_FTDI_FAIL)如何解决
1337 浏览 0 评论
AT32F407在USART2 DMA发送数据时，接包接到了要发送的数据，程序还是处于等待传输完成的标识判断中，为什么？
1757浏览 29评论
2781浏览 23评论
请问下tpa3220实际测试引脚功能和官方资料不符，哪位大佬可以帮忙解答下
1724浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方，寻求答疑
1634浏览 14评论
两个TMP117传感器一个可以正常读取温度值，一个读取的值一直是0，为什么？
1645浏览 13评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
254
评论
淘帖
237
