[问答]

用FPGA控制ADS1248，DRDY一直为高是为什么？

问答对人有帮助，内容完整，我也想知道答案 0 我用FPGA控制ADS1248。 ads1248编程思路如下： FPGA产生时钟给SCLK引脚，并且电路板上电后，一直给它时钟；CLK虽和FPGA相连，但没进行数据处理；TESET、START引脚一直为高。 CS拉低， MUX0 配成00000001、MUX1配成10100000、SYS0配成01011111、IDAC0配成00000110、IDAC1配成10001101，CS拉高。然后不断的重复以下操作：CS拉低，写入RDATA命令，读数一次，CS拉高。附件是电路原理图。请专家帮我分析，我的编程思路是否正确。测试时，我把PT100换成75欧姆的电阻。问题如下： 1、DRDY一直为高，不知道为什么？ 2、恒流源用1MA，不知道PGA和 the output data rate对不对？ 3、程序OK后，DOUT输出的24BIT应该为什么？ 0 本主题由 Harmony技术专家于 2025-2-5 15:57 审核通过
2025-2-5 08:20:55　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 83 个回答。邀请回答 heks 该类别下有 75 个回答。邀请回答 wang21cj 该类别下有 72 个回答。邀请回答普罗旺斯的薰衣草该类别下有 69 个回答。邀请回答 hgimtk 该类别下有 64 个回答。邀请回答 chm5 该类别下有 62 个回答。邀请回答风动影随该类别下有 55 个回答。邀请回答 lksas 该类别下有 54 个回答。邀请回答 zhhx1985 该类别下有 53 个回答。邀请回答站着幻想该类别下有 52 个回答。邀请回答 hfgsd 该类别下有 51 个回答。邀请回答 kghfh 该类别下有 50 个回答。邀请回答 blueshine 该类别下有 50 个回答。邀请回答 fdhsfagd 该类别下有 50 个回答。邀请回答你又知道了该类别下有 50 个回答。邀请回答青上也该类别下有 50 个回答。邀请回答 zhouxk 该类别下有 50 个回答。邀请回答深海零下一度1 该类别下有 49 个回答。邀请回答 ufydsyfsf 该类别下有 49 个回答。邀请回答 dsdfshf 该类别下有 49 个回答。邀请回答举报李巍相关推荐 • ads1248进行读数据结果一直都是0，为什么？ 364 • ADS1248 VREFOUT一直没输出可能是什么原因？ 346 • LPC1768用仿SPI的时序去驱动ADS1248，转换不对是哪里的问题？ 318 • 使用ADS1248来测量热电偶的电压，上电一段时间后，从ADS1248读出的ADC的值就基本为零，为什么？ 320 • ADS1248通道切换后就读取不到数据了，是什么原因导致的？ 848 • ads1248将output data rate of the ADC设置为2000SPS以下就不能正常输出数据了，为什么？ 297 • 如何实现ADS1248的断线和短路功能？ 336 • 使用XC3S1500-4FGG456C控制ADS1248，读不到AD数据，为什么？ 372 • ADS1248如何实现4线制RTD测量？ 458 • 请问ads1248如何测量负电压？ 463 2个回答

答案对人有帮助，有参考价值 0 您好，你这里FPGA给CLK pin脚提供时钟信号吗？如果想使用ADS1248内部时钟，CLK pin需要接到数字地上来激活内部时钟。

2025-2-5 15:41:53 评论举报林芸

答案对人有帮助，有参考价值 0 根据您的描述，我会逐步分析您的编程思路和可能的问题。 1. 首先，您提到FPGA产生时钟给SCLK引脚，并且电路板上电后，一直给它时钟。这个思路是正确的，因为ADS1248需要时钟信号来同步其内部操作。 2. 其次，您提到CLK虽和FPGA相连，但没进行数据处理。这里可能存在问题。CLK信号应该用于触发数据采集和处理，而不是一直保持不变。您需要确保CLK信号在适当的时刻触发数据采集。 3. 接下来，您提到TESET、START引脚一直为高。这个思路也是正确的，因为这两个引脚需要保持高电平以使ADS1248正常工作。 4. 然后，您提到CS拉低，MUX0、MUX1、SYS0、IDAC0、IDAC1的配置。这些配置看起来是正确的，但请确保您已经正确地设置了这些寄存器的值。 5. 最后，您提到不断重复以下操作：CS拉低，写入RDATA命令，读数一次，CS拉高。这个思路也是正确的，但请确保您已经正确地实现了这个操作。关于您的问题： 1. DRDY一直为高，可能的原因有以下几点： a. 时钟信号CLK没有正确触发数据采集和处理。 b. ADS1248的配置寄存器设置不正确，导致数据采集不正常。 c. FPGA与ADS1248之间的通信存在问题，导致数据没有正确读取。 2. 恒流源用1MA，这个值应该是正确的，因为ADS1248的典型工作电流为1mA。建议您检查以下几点： 1. 确保CLK信号在适当的时刻触发数据采集。 2. 检查ADS1248的配置寄存器设置是否正确。 3. 检查FPGA与ADS1248之间的通信是否正常。希望这些建议能帮助您解决问题。如果问题仍然存在，请提供更多详细信息，以便进一步分析。

2025-2-5 17:41:42 评论举报杨丽