[问答]

使用DS90CR286A输入稳定的40M差分时钟，输出时钟时有时无，为什么？

问答对人有帮助，内容完整，我也想知道答案 0 本人在使用DS90CR286A芯片时出现如下情况，输入稳定的40M差分时钟，但是输出时钟时有时无，我的power dowm管脚是直接拉高的。输入时钟输出时钟不知道出现这种情况的可能原因是什么。输出时钟的信号质量不好使因为我通过了一个FPGA在测量的，在FPGA中会出现一段时间的时钟无法锁定，就是在图中电平突然变高的地方，麻烦各位看一下，谢谢。 0 本主题由 Harmony技术专家于 2025-1-7 09:52 审核通过
2025-1-7 07:25:21　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 83 个回答。邀请回答 heks 该类别下有 75 个回答。邀请回答 wang21cj 该类别下有 72 个回答。邀请回答普罗旺斯的薰衣草该类别下有 69 个回答。邀请回答 hgimtk 该类别下有 64 个回答。邀请回答 chm5 该类别下有 62 个回答。邀请回答风动影随该类别下有 55 个回答。邀请回答 lksas 该类别下有 54 个回答。邀请回答 zhhx1985 该类别下有 53 个回答。邀请回答站着幻想该类别下有 52 个回答。邀请回答 hfgsd 该类别下有 51 个回答。邀请回答 kghfh 该类别下有 50 个回答。邀请回答 blueshine 该类别下有 50 个回答。邀请回答 fdhsfagd 该类别下有 50 个回答。邀请回答你又知道了该类别下有 50 个回答。邀请回答青上也该类别下有 50 个回答。邀请回答 zhouxk 该类别下有 50 个回答。邀请回答深海零下一度1 该类别下有 49 个回答。邀请回答 ufydsyfsf 该类别下有 49 个回答。邀请回答 dsdfshf 该类别下有 49 个回答。邀请回答举报向日葵的花季相关推荐 • 怎么才能从ML405获得差分时钟？ 1615 • 编写的AD7768它的drdy时有时无，而且drdy跟dclk的时序完全是乱的怎么解决？ 476 • AD9780的DCOP和DCON的差分时钟输出幅度仅有100mv，甚至更小怎么解决？ 1074 • 请问能将FPGA输出的差分时钟作为AD9954的参考时钟输入吗？ 6680 • 关于AD9640差分时钟、模拟输入与PCB布局的使用疑问求解 1138 • 如何设置差分时钟约束？ 6397 • ADS1298能够采集到正常的正弦波形，但是内部方波输出的时候总是时有时无，为什么？ 328 • 差分时钟转单端 11879 • testbench中的差分时钟 13002 • 请问40M晶振输出异常可能有哪些原因？有源晶振 11102 2个回答

答案对人有帮助，有参考价值 0 由于中间隔了个器件, 分析有可能信号电平匹配问题, 比如正好接近临界电位, 导致有时候信号变换采样不到. 再查查中间过程来确定问题点吧

2025-1-7 09:32:24 评论举报李秀云

答案对人有帮助，有参考价值 0 根据您提供的信息，您在使用DS90CR286A芯片时遇到了输出时钟不稳定的问题。以下是一些可能的原因和解决方案： 1. 电源问题：请检查您的电源是否稳定，以及是否满足DS90CR286A的电源要求。不稳定的电源可能导致输出时钟不稳定。 2. 时钟输入问题：请检查您的输入时钟信号是否稳定，以及是否满足DS90CR286A的输入时钟要求。不稳定的输入时钟可能导致输出时钟不稳定。 3. 负载问题：请检查您的FPGA是否对输出时钟信号产生了过大的负载。过大的负载可能导致输出时钟不稳定。 4. 信号完整性问题：请检查您的PCB布局和信号完整性。不良的PCB布局和信号完整性可能导致输出时钟不稳定。 5. 芯片问题：如果以上原因都排除了，那么可能是DS90CR286A芯片本身存在问题。您可以尝试更换芯片，看是否能解决问题。 6. FPGA配置问题：请检查您的FPGA配置是否正确，以及是否满足DS90CR286A的输出时钟要求。错误的FPGA配置可能导致输出时钟不稳定。为了解决这个问题，您可以尝试以下步骤： 1. 检查电源和输入时钟信号是否稳定。 2. 检查PCB布局和信号完整性。 3. 检查FPGA配置是否正确。 4. 更换DS90CR286A芯片，看是否能解决问题。希望以上信息能帮助您解决问题。如果问题仍然存在，请提供更多详细信息，以便我们为您提供更具体的建议。

2025-1-8 18:06:21 评论举报打马过草原