[问答]

ADS8472 RD拉低时读取16位并行总线上的数据后，adc的16位寄存器里面就没有数据了吧？

问答对人有帮助，内容完整，我也想知道答案 0 在ADS8472手册的figur34时序图中，在busy拉低期间，将RD拉低就可以读出并行数据。这个RD拉低持续的时间有没有要求（除了满足在busy拉低期间）。 2、当RD拉低时读取16位并行总线上的数据后，adc的16位寄存器里面就没有数据了吧 0 本主题由 Harmony技术专家于 2024-12-24 15:36 审核通过
2024-12-24 06:33:36　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 83 个回答。邀请回答 heks 该类别下有 75 个回答。邀请回答 wang21cj 该类别下有 72 个回答。邀请回答普罗旺斯的薰衣草该类别下有 69 个回答。邀请回答 hgimtk 该类别下有 64 个回答。邀请回答 chm5 该类别下有 62 个回答。邀请回答风动影随该类别下有 55 个回答。邀请回答 lksas 该类别下有 54 个回答。邀请回答 zhhx1985 该类别下有 53 个回答。邀请回答站着幻想该类别下有 52 个回答。邀请回答 hfgsd 该类别下有 51 个回答。邀请回答青上也该类别下有 50 个回答。邀请回答 zhouxk 该类别下有 50 个回答。邀请回答 kghfh 该类别下有 50 个回答。邀请回答 blueshine 该类别下有 50 个回答。邀请回答 fdhsfagd 该类别下有 50 个回答。邀请回答你又知道了该类别下有 50 个回答。邀请回答 ufydsyfsf 该类别下有 49 个回答。邀请回答 dsdfshf 该类别下有 49 个回答。邀请回答深海零下一度1 该类别下有 49 个回答。邀请回答举报张莹相关推荐 • 把3片的16位总线全部并联了，3片的16位总线直接黏在一起可以吗？ 292 • 请问AD5318_8通道数据传输能否一次性传输8个16位数据 2926 • ad7124配置好之后不能转换，status寄存器的最高位一直是1的原因？怎么处理？ 683 • 如何用8位单片机访问16位的寄存器？ 2448 • ad7124配置好之后不能转换，status寄存器的最高位一直是1，请问是什么原因？ 2986 • 分配16位状态/控制寄存器的典型方法是什么？ 2159 • 14位的AD芯片AD7607读取结果的二进制补码是以16位的形式给出的吗？ 5978 • ADS7853怎么配置成16CLK双通道并行模式？ 486 • adxl359的offset寄存器是16位，再进行设置时只有高八位生效，低八位不生效，为什么？ 14880 • 请问AD7682配置寄存器只能写入16位数据长度那么它是怎么处理这16位长度的数据的呢？ 2929 2个回答

答案对人有帮助，有参考价值 0 手册没有强制规定 RD 低电平的时间. 满足时序规定的时间要求就可以当RD拉低时读取16位并行总线上的数据后，adc的16位寄存器里面就没有数据了? 我觉得这样说不合适. 只要没有转换结束(下一个 BUSY 下降沿), 里面的数据保持不变.

2024-12-24 15:05:28 评论举报陈斌

答案对人有帮助，有参考价值 0 1. 关于RD拉低持续时间的要求：在ADS8472的数据手册中，关于RD拉低持续时间的要求，除了需要在BUSY拉低期间进行外，还需要满足一定的时间要求。具体来说，RD拉低的时间应至少持续一个时钟周期（CLK）的时间。这是因为在RD拉低期间，ADC会将16位寄存器中的数据输出到并行总线上，而这个过程需要一定的时间。因此，为了确保数据能够正确地从ADC读取到并行总线上，RD拉低的时间应至少持续一个时钟周期。 2. 关于读取16位并行总线上的数据后，ADC的16位寄存器里面是否还有数据：当RD拉低时，ADC会将16位寄存器中的数据输出到并行总线上。在这个过程中，ADC的16位寄存器中的数据会被清空。因此，在读取16位并行总线上的数据后，ADC的16位寄存器里面就没有数据了。但是，当ADC完成下一次采样和转换后，16位寄存器中又会有新的数据。所以，每次读取并行总线上的数据后，都需要等待ADC完成下一次采样和转换，然后再进行下一次读取操作。总结： 1. RD拉低持续时间应至少持续一个时钟周期（CLK），以确保数据能够正确地从ADC读取到并行总线上。 2. 在读取16位并行总线上的数据后，ADC的16位寄存器里面就没有数据了。每次读取并行总线上的数据后，都需要等待ADC完成下一次采样和转换，然后再进行下一次读取操作。

2024-12-24 17:23:37 评论举报而无返还