时钟采样系统如何最大限度减少抖动

2022-11-21 07:26:27 200 时钟采样

0 很多人都知道，抖动（这是时钟边沿不确定性）是不好的现象，其不仅可导致噪声增加，而且还会降低数据转换器的有效位数 (ENOB)。例如，如果系统需要 100MHz 14（最小值）位的 ENOB，我们就需要抖动小于 80 飞秒的时钟！这可通过假设一个无失真的理想系统进行计算，让 SINAD 和 SNR 数值相等（见公式 2）。接下来，使 ENOB 等于 14，我们可在大约 86db 下计算出最小 SNR。将结果带入公式 1，计算出大约为 80fs 的 tJ 值。在数字信号处理过程中，采样时钟与处理时钟之间需要有一定关联。也就是说，无论是在十分之一速率下还是在全速率下采样，样片都必须在其速率的倍数下进行处理，而且要相位一致。这就需要一个“主”时钟，其可用来衍生系统中的所有其它时钟。您可使用温度补偿晶体振荡器 (TCXO) 和低相位噪声 PLL 实现这一点，可将主时钟显著增加至更高的频率… 0 时钟采样系统最大限度减少抖动.pdf 207.76 KB , 下载次数: 0
举报淘帖0 只看该作者相关推荐 • TAS5630如何才能最大限度地减少电压失调，或者调节为0？ 28 • 用于并行采样的EVADC同步转换，如何在最大化采样率的同时最大限度地减少抖动？ 311 • 如何最大限度地减少DUT上的电流负载？ 609 • 如何最大限度的去实现LTE潜力？ 867 • 设计时钟采样系统时有没有最大限度减少抖动的办法？ 1361 • 使用DMM和交换机系统时最大限度地缩短总体测试时间的技术 1154 • 优化的DC/DC转换器环路补偿最大限度地减少了大输出电容器的数量 2514 • 数据采集系统设计最大的挑战是最大限度地减少噪声影响 1781 • LTC1628-SYNC最大限度地减少多输出，大电流电源中的输入电容 1771 • 时钟采样系统的抖动性能 2132