差分运放输入失调会带来什么影响？

　　［td］上期分析了常用结构电流镜的失调，这一期，我们分析下运算放大器（Opamp）或运算跨导放大器（OTA）、比较器等的输入失调电压。
　　划重点先：
　　1、举例说明失调的影响。
　　2、常见运放结构的失调贡献因素。
　　3、结合具体工艺估算失调。
　　4、失调的仿真方法和结果验证。
　　其实说到运放的失调，相信学微电子，第一天接触到运放时，都能学到这个概念，和有限增益，有限带宽，有限摆率一样都是运放重要的非理想因素。
　　我们先举个简单的例子，说明失调电压对于运放应用的影响。如图1所示，反相放大器，如果不考虑输入失调电压时，其增益约为-R2/R1。在考虑到输入失调电压Vos时，可以看到等效输入失调电压Vos被放大，并贡献到了输出电压。
　　
　　图1
　　比如在bandgap voltage reference或temperature sensor电路中“钳位”的运放。其输入失调电压就会如图1中的效果，贡献到输出电压上，可能会导致最终的测试结果偏离设计值。
　　另一个需要充分考虑失调的地方就是比较器。失调电压的存在会降低比较器的灵敏度。在高精度的比较器中，需要有失调消除的设计考虑。
　　所以运放的设计过程，需要充分考虑应用场合对失调的要求。充分考虑失调的来源和贡献比例，合理选择结构和器件尺寸，折衷考虑和权衡各指标的矛盾。
　　下面举例几个简单差分结构。图2为最简单的电阻负载。其中β的偏差包含了器件尺寸宽长比的偏差，Foundry会提供β的标准差的近似表达式。gm/I用于表征输入对管的工作区域。可以看到通过降低输入对管的过驱动电压，可以降低负载电阻和对管β的失配贡献。
　　
　　图2
　　图3给电流源负载的差分运放的等效输入失调表达式。通过增大gm1，2和减小gm3，4可以减小总的输入失调电压。
　　
　　图3
　　图4给出了较复杂的折叠共源共栅（folded-cascode）的等效输入失调表达式。
　　
　　图4
　　对于图4的差分结构，使用某Foundry的28nm工艺，搭了个简单的电路。电路关键器件的尺寸如图5所示。
　　
　　图5
　　PDK提供的器件阈值和β的失配和器件尺寸的关系如图6所示。可以看到通过增加器件的面积，是个比较“笨”的方式减小失配。
　　
　　图5
　　结合图4和图5的信息，可以计算出关键器件的阈值和β的失配的标准差。
　　
　　图6
　　图7给出图4电路的失配估算，计算结果约为2.84mV。注意这里忽略的cascode管子M7~M10的失配贡献。
　　
　　图7
　　输入失配电压主要通过Monte Carlo仿真得到。一种是开环的方式，通过DC或瞬态扫描，得到输出电压跳变时对应的输入电压差；另一种是闭环的方式，利用单位增益缓冲器直接得到输入输出的DC电压差。
　　
　　图8
　　图9给出了1000次MC仿真结果，标准差为3.5mV，比估算值偏大。
　　
　　图9
　　好了，这期内容就到这里了，下一期，我们就学习下运放的失调消除方法。
　　更多内容，请关注小牛牛的公众号哟~